基于單輪循環結構的SMS4加密芯片的研究與設計

蔡玉瑩，曲英杰

（青島科技大學 信息科學技術學院，山東 青島266061）

基于單輪循環結構的SMS4加密芯片的研究與設計

蔡玉瑩，曲英杰

（青島科技大學 信息科學技術學院，山東 青島266061）

文章在分析SMS4原理的基礎上提出了一種基于單輪循環結構的SMS4加密方案，通過復用單一的加密單元，經過32次循環迭代完成加密，大大減少了硬件資源的使用。該設計的開發平臺是Altera公司的Quartus II 9.0，使用的FPGA（Field－Programmable Gate Array）開發板是Cyclone II EP2C8Q208C8。運行結果表明，SMS4加密芯片使用了5 268個邏輯單元和139 264位存儲器資源，系統的時鐘頻率可以達到51.35 MHz，信息加/解密的峰值速度為3.2Gb/ s，系統功耗為132.30 mW。

SMS4；對稱密碼算法；FPGA；單輪循環

21世紀以來，信息技術在一步步的改變傳統的生產和生活模式，信息工業已經成為新的經濟增長點，并已經發展成當今時代的靈魂和核心[1]。因為通信網絡是開放的、共享的，因此許多敏感的信息可以經過網絡和通信設備進行交換，加解密技術成為保障國家信息安全的根本支撐，也決定了國際戰略競爭的高度。在這樣的背景下，信息安全工業得到了最大程度的發展時機。它作為安全技術的實踐者，承擔著巨大的社會責任，在國家發展為網絡強國的道路上發揮了極其重要的作用[2]。

SMS4對稱密碼算法在2006年1月25日被國家密碼管理辦公室公布，成為我國官方公布的第一個分組密碼算法。作為一種分組密碼算法，它被廣泛的應用到商業領域中，在數據的加解密儲存、加密傳輸等方面發揮了重要作用。SMS4算法的主要實現結構是非線性代換，經過32輪完成密鑰產生和數據加密[3]。完成置換功能的模塊主要是S盒，這是一種擁有非常好的密碼學特點，并且很容易被替換的模塊。正是由于這一系列的優點，所以在實現SMS4時可選擇的模塊十分靈活，系統在處理突然性的安全危險時速度和反應能力更強。

文中通過對SMS4算法的研究，提出一種基于單輪循環結構的SMS4加密芯片的設計方案并進行實現，本設計在使用盡量少的硬件資源的情況下，提高了系統的加密速度，實現了性能與面積的雙保障。

1　SMS4加密算法介紹

1.1置換及變換T

1.1.1合成置換T

SMS4算法以一個字（即32比特）作為處理單元，以非線性代換作為基本結構，一次迭代就是一輪變換。假設（X0，X1，X2，X3）∈（）4為明文，rk∈為子密鑰，則我們稱F（X0，X1，X2，X3，rk）=X0⊕T（X1⊕X2⊕X3⊕rk）為輪函數。→，T的變換是可逆的[4]，它由兩種變換組合而成：一種是非線性的變換τ，另一種是線性的變換L，即T（.）=L（τ（.））。

1.1.2非線性變換τ

τ由4個并行的S盒構成。設輸入為A=（a0，a1，a2，a3）∈，輸出為B=（b0，b1，b2，b3）∈，則（b0，b1，b2，b3）=τ（A）= （Sbox（a0），Sbox（a1），Sbox（a2），Sbox（a3））[5]。

1.1.3線性變換L

1.1.4S盒

S盒里面存儲的數據[7]的形式均為16進制。

例如：當S盒的輸入為6a時，代表選擇S盒中第6行和第a列的值，查表可知，輸出為7c，即sbox（6a）=7c。

1.2加/解密算法

定義反序變換R為：R（A0，A1，A2，A3）=（A3，A2，A1，A0），其中Ai∈，i=0，1，2，3[8]。假設明文是（X0，X1，X2，X3）∈（）4，對應的密文為（Y0，Y1，Y2，Y3）∈（）4，子密鑰為rki∈，i= 0，1，2，……，31。則本算法的加密變換為：

表1　sbox模塊數據

加密解密運算的變換函數是一樣的，但子密鑰的應用順序相反。加密時輪密鑰的使用順序為：（rk0，rk1，…，rk31）解密時輪密鑰的使用順序為：（rk31，rk30，…，rk0）。

1.3密鑰擴展算法

密鑰擴展算法的輸入是種子密鑰，輸出是32輪輪密鑰。

種子密鑰MK=（MK0，MK1，MK2，MK3），MKi（i=0，1，2，3）[9]；

令 Ki∈，i=0，1，2，……，35，輪密鑰為 rki∈，i= 0，1，2，……，31。則輪密鑰生成方法為：

對i=0，1，2，……，31有rki=Ki＋4=K⊕T′（Ki＋1⊕Ki＋2⊕Ki＋3⊕CKi）。其中，T′變換中的線性變換L′改為：L′（B）=B⊕（B＜＜＜13）⊕（B＜＜＜23）[10]；其他部分與L相同。FK與CK這兩個系統參數都是固定數值，均使用16進制表示。

2　基于FPGA的設計開發流程

一個完善的FPGA設計主要包括如下幾步：RTL模型建立、功能仿真、綜合、綜合后仿真、布局布線、時序仿真、實現和板級驗證等[11]。

RTL模型建立是根據自上而下的設計方案把要實現的功能通過硬件描述語言進行描述，由EDA工具進行解析。模型建立好后，下一步驟是功能仿真，這需要使用專門的仿真工具來進行，從而判斷電路的功能是否滿足設計需求。綜合（SYNTHESIZE）是把設計的輸入轉換為存儲器、與、非、或等邏輯電路的組合，并依據約束要求對生成的網表（netlist）進行優化，來得到EDF與EDN文件，FPGA工廠的布局布線工具會根據這種文件完成實現操作[12]。把網表轉換為布局（layout）的過程稱為后端（backend）。后端的主要工作是：把網表實現成版圖（APR）；驗證得到的版圖是否滿足時序的需求、符合設計的規范；提取出版圖的延時信息，在時序仿真時使用。在時序仿真時，版圖的延時信息被添加進來，因此時序仿真包括兩種延時信息：線延時、門延時。設計開發的最后一步是板級驗證與在線調試，這需要把產生的配置文件燒寫進芯片中。分步驟進行設計開發的優點就是不論哪個步驟發生問題，都可以通過問題進行定位，從而回到相應的步驟重新設計或修改[13]。

3　SMS4加密芯片的總體結構設計

3.1算法特點

SMS4對稱密碼算法中的循環迭代結構主要通過一些基本的組合邏輯實現，如異或、移位、置換等，因此算法的數據結構非常簡單。該算法實現的重點是32輪迭代運算，每輪運算都是相同的并且都須要一個輪密鑰進行異或操作，輪密鑰和種子密鑰之間有一種特定的對應關系，因此輪密鑰能提前產生，提供給輪函數F使用[14]。

3.2SMS4整體框圖

圖1　SMS4模塊框圖

3.3外部信號說明

表2　SMS4模塊外部信號說明

3.4SMS4系統體系結構

SMS4頂層模塊由密鑰產生、數據產生、加解密狀態機和顯示模塊這幾個子模塊構成。加解密狀態機輸出的控制信號來控制數據生成模塊和密鑰生成模塊完成相應操作，最終經過32輪的循環迭代完成加密。由于數據通路的設計采用了循環迭代方式，因此32輪加密可以通過復用由單一的加密單元實現，可以大大減少硬件資源的消耗。

4　各子模塊的設計及功能仿真

4.1密鑰產生模塊

此模塊的作用是生成32輪子密鑰，其硬件結構與數據產生模塊大致相同。在控制信號的影響下，32個輪密鑰在數據加/解密操作前提前產生，輪密鑰產生后立即使用，不進行存儲。其中為節省LUT資源，sbox使用ROM實現[15]。

圖2　密鑰產生模塊電路結構圖

圖3　功能仿真波形圖

4.2數據產生模塊

數據產生模塊是利用初始的明文（密文）和輪密鑰進行相應的操作得到32個數據（每個數據為32位）。數據產生模塊的電路均由組合邏輯實現，內部結構如圖4所示。

圖4　數據產生模塊電路結構圖

圖5　數據產生模塊功能仿真波形

4.3加解密狀態機

加解密模塊狀態機提供密鑰產生模塊和數據稀產生模塊的控制信號，加解密狀態機是SMS4算法的核心模塊，其中解密時使用控制信號使密鑰逆序給出，實現算法功能。

圖6　加密模塊結構圖

二選一選通器(MUX)的主要功能是根據控制信號選擇進入每一輪迭代操作的是加/解密數據還是原始的明（密）文，通過32輪循環代換后，得到最終的密文（加密操作結果）或明文（解密操作結果）。

圖7　加密模塊波形圖

5　SMS4密碼芯片的綜合與驗證

綜合工具采用的是Altera公司FPGA配套的開發工具QuartusⅡ9.0，SMS4加密芯片的綜合結果如圖8所示。

圖8　SMS4加密芯片的綜合結果

仿真是指使計算機根據一定的仿真庫和一定的算法，利用EDA工具對設計進行模擬，來檢查設計的錯誤。時序仿真（后仿真）是FPGA設計的重要步驟之一，它通常在做完布局布線后進行，它與特定的器件相關，并且包含了器件和布線的延時信息，主要驗證程序在目標器件中的時序關系[16]。后仿真文件里包括器件的硬件特征參數，與功能仿真相比，后仿真的仿真精度更高。本設計經過QuartusII 9.0進行編譯后，用產生的延時文件和網表文件進行時序仿真。

圖9　時序仿真結果

圖10　加密數據顯示

6　結　論

該加密（解密）芯片采用具有高性能與高容量的Cyclone板卡為硬件平臺，軟件設計采用模塊化設計思想，提高了系統的準確性與安全性。該芯片已用于某可移動的電腦加密機，通過USB接口實現FPGA與電腦的通信，實際應用表明該加密（解密）芯片具有測試準確、穩定可靠、加解密速度快、資源消耗少等優點，達到了設計要求。

[1]馬秉琪.淺談知識經濟社會中的信息化 [J].經濟問題，2001，1（12）:18-19.

[2]袁勝.網絡強國戰略激活安全產業 [J].中國信息安全，2005，4（3）:62-63.

[3]趙旭鑫.密碼算法SMS4的硬件實現研究[D].浙江:浙江大學, 2006.

[4]國家密碼管理局公告.無線局域網產品使用的SMS4密碼算法 [EB/OL].（2006-01-6）.http：//download.csdn.net/detail/ yusan47831858642.

[5]李浪，李仁發，李靜等.一種SMS4加密算法差分功耗攻擊[J].計算機科學，2010，6（7）:39-41.

[6]蔣繼婭，劉彤，胡祥義.動態SMS4算法的研究與實現[J].網絡安全技術與應用，2008，4（9）:92-93.

[7]陳良.一種優化DES算法[J].計算機工程與應用,2004,17（6）: 74-76.

[8]鄭秀林，金麗娜.SMS4算法在DSP中的實現研究[J].北京電子科技學院學報，2006，8（4）:34-37.

[9]魏軍，楊秀芝.基于FPGA的IDEA加解密算法的研究與實現[J].通信技術及應用，2009，2（11）:34-39.

[10]劉文華，杜現朝，耿喬科.一種提高SMS4安全性的算法[J].自動化與儀器儀表，2009，5（3）:96-98.

[11]薛宇艷.開放式運動控制系統中的可編程邏輯設計與實現[D].天津:南開大學,2005.

[12]胡軍.基于FPGA的無人機大氣數據測試系統[D].西安:西北工業大學，2005.

[13]周屹.基于ARM7指令集的嵌入式CPU設計[D].北京:北京工業大學，2005.

[14]曲英杰.可重構密碼協處理器的概念及其設計原理[J].計算機工程與應用，2003，25（4）:30-34.

[15]馬云.基于可重組體系結構的密碼芯片設計及其FPGA實現[D].長沙:國防科技大學，2002.

[16]戚新宇.基于FPGA設計的功能仿真和時序仿真[J].航空電子技術，2005，26（3）:51-54.

Research and design of SMS4 cryptographic chip based on full iteration architecture

CAI Yu-ying，QU Ying-jie
（College of Information Science and Technology，Qingdao University of Science and Technology，Qingdao 266061，China）

Based on analyzing the principle of SMS4，the paper puts forward a scheme of SMS4 cryptographic chip based on full iteration architecture.By multiplexing a single encryption unit，the design completes encryption after loop iteration 32 rounds，thus it greatly reduces the consumption of resources.This design's development platform is the Quartus II 9.0 of Altera company，the FPGA（Field-Programmable Gate Array）development board is the Cyclone II EP2C8Q208C8.The results shows: this design only uses 5 268 logic elements and 139 264 memory bits，the highest clock frequency is up to 51.35 MHz，the encryption speed is up to 3.2 Gb/s，and the power of the system is 132.30 mW.

SMS4；symmetric cryptography algorithm；FPGA；full iteration

TN918

A

1674－6236（2016）22-0039-04

2015-12-28稿件編號：201512275

山東省科技計劃項目（2013YD 01038）

蔡玉瑩（1991—），女，山東日照人，碩士研究生。研究方向：集成電路設計。