基于高分辨率模數轉換器的振動信號采集系統設計

俞樂，丁國清

（上海交通大學 儀器科學與工程系，上海200240）

基于高分辨率模數轉換器的振動信號采集系統設計

俞樂，丁國清

（上海交通大學 儀器科學與工程系，上海200240）

振動測量是了解工程機械工作狀態的重要途徑。為了實現振動信號采集需求，需設計一種基于高分辨率模數轉換器和差分信號系統的數據采集系統方案。系統包含磁電式檢波器、前置電路、高分辨率模數轉換器和FPGA，可實現雙通道同步數據采樣，采樣率可達53kSPS。同時以FPGA為控制單元，可以準確迅速的獲得信號采樣值，保證振動波形測量的準確性。經驗證，該電路設計具有較好的實用性。

振動測量；數據采集；模數轉換；差分信號處理

工業生產現場環境復雜，檢波器輸出的連接引線長，對內部噪聲、現場干擾等比較敏感，而后期算法對于信號頻率、幅值等特征的識別精度要求較高，因此信號采集模塊的電路設計對振動信號的測量結果具有重要影響。針對這一現實，提出一種基于高分辨率工業模數轉換芯片ADS1271的全差分信號調理采集電路的設計方法，該電路設計具有差分輸入、高分辨率的特點，有效保障了數據測量的準確度，硬件電路與算法適合于測量固定頻率或頻率變化范圍較小的機械振動。

1　總體設計

信號采集電路總體設計如圖1所示，可分為A/D轉換模塊、信號調理模塊、FPGA控制模塊和電源模塊。信號采集與處理實現過程為：檢波器輸出電壓信號經前端信號調理電路后輸出至高精度模數轉換器。FPGA通過幀同步協議模式將轉換得到的數字量讀出，并可通過若干算法[1-4]得出振動波形的幅值、頻率、相位等信息。數據可通過RS485接口向上位機傳輸。其中抗混疊濾波和放大調理電路配合ADS1271實現同步采集兩路檢波器信號。

圖1　總體結構圖

2　硬件設計

2.1差分信號系統

考慮到測量結果對來自系統內外部干擾非常敏感，本設計采用差分信號輸入方式。差分信號系統具有以下幾個優勢[5-7]。第一，差分信號精確度與“地”無關。這是因為在差分信號系統中，使用者可將基準點定為兩個輸入端的平均信號。這樣可以避免因為“地”的電壓不一致導致信號系統的精確度下降。第二，差分信號對外部電磁干擾是高度免疫的。差分系統的信號值由兩個輸入端的的電壓之差決定，干擾源對相鄰的每一端信號的影響方式幾乎相同。這樣受到干擾而同時同樣變化的信號成分就會互相抵消，輸出的信號變化幅度極小。第三，單端信號由兩個閾值電壓判定輸出信號的開關變化，理論上正確，但這容易受到工藝和現場溫度變化的影響。在差分系統內，兩個輸入信號的交點決定了差分信號的開關變化，這樣就降低了時序上的誤差。

2.2A/D轉換模塊

傳統的針對音頻應用的Σ-Δ型ADC的偏移與漂移特性明顯劣于可滿足DC測量需求的同類型ADC，但是德州儀器生產的24位Σ-Δ型模數轉換芯片ADS1271卻具有優良的交直流特性[8-9]。在轉換操作中，輸入信號被內置調制器以超過最終輸出數據速率64倍的高速率采樣。調制器的量化噪聲被移至高頻范圍內并由內部數字濾波器抽走。ADS1271合并了一個多級線形相位數字濾波器。在不同的輸入頻率下，線形相位濾波器呈現出常數延時。這個特性意味著從任何輸入信號瞬時值到相同的輸出數據瞬時值的延時是一個常數并且與輸入信號頻率無關[10]。這對于之后準確檢測出兩路傳感器信號的相位差是非常重要的。綜合考慮電路設計需求，本設計選用ADS1271作為模數轉換芯片。

2.2.1工作模式設置

ADS1271可方便地通過引腳設置工作模式：

FORMAT引腳可通過置高、置低來選擇數據輸出接口協議。ADS1271支持SPI串行接口及幀同步串行接口。本設計將其配置為采用幀同步協議輸出格式。

MODE引腳可通過置高、置低、浮空來選擇芯片轉換模式，ADS1271具有高速、高分辨率和低功耗3種轉換模式，配合時鐘CLK可確定采樣率。本設計使用高分辨率轉換模式。

表1　不同轉換模式性能比較

表2　幀同步格式不同轉換模式下的時鐘比

2.2.2輸入輸出連接

模擬信號通過差分輸入對AINP/AINN輸入，DOUT是對應的數據串行輸出端。通過SYNC引腳可使多通道系統中多個芯片保持同步轉換、SCLK為串行輸出時鐘、FSYNC是幀同步數據起始標志位，FPGA可通過上述接口與ADS1271實現數據交換。另一方面，對于24位的高分辨率A/D轉換器，參考電源上的噪聲和漂移將影響整個系統的特性。在很多應用場合，對于參考電源“準”的要求不如對其“穩”的要求高。因此需采用2.5 V精密基準源后接電壓跟隨器電路作為VREF引腳的參考電壓。

2.3信號調理模塊

模擬輸入管腳需要差分驅動以實現ADC規定的特性，但是運放不宜直接驅動Σ-Δ型AD轉換器。這是因為ADS1271使用開關電容電路測量輸入電壓，內部采樣電容由輸入信號充電和放電。采樣電容從輸入端采樣，每次和運放并聯的時候，會呈現低阻，和運放輸出阻抗分壓，造成電壓下降，負反饋立刻開始校正，但運放的壓擺率有限，不能立刻響應。于是造成瞬間電壓跌落；采樣接近完畢時，相當于高阻，運放輸出電壓上升，但同樣是受壓擺率限制運放來不及校正，結果是過沖，而這時正是最關鍵的采樣結束時刻[11]。解決辦法是在ADC的輸入端并聯一個小電容，同時在運放輸出端與ADC輸入端串聯一小阻值電阻構成低通電路。電容為采樣電容充放電提供瞬態電流，電阻隔離運放與采樣電容。

圖2　A/D轉換模塊

如圖3所示，前置信號調理模塊的核心是差分放大器LMH6550。R1=R2=1 kΩ，R3=R4=3 kΩ，R5=R6=56 Ω，C1=C2=39 pF。Vin為差分信號的輸入端，2.5V共模電壓由Vcm引腳接入。R1和R3、R2和R4設定信號增益為3，R5和R6用于把ADC的電容性負載同放大器隔離并確保穩定性。C1能起到平滑電容尖峰作用，同時R5和C1、R6和C1構成低通濾波電路進一步抑制噪聲干擾[12]。

圖3　差分信號調理電路

2.4FPGA控制模塊

Altera公司生產的Cyclone III系列芯片是一款低功耗、高性能、低成本的FPGA。本設計使用EP3C25E144作為主控芯片[13]，以實現初始化ADC、接收ADC數字輸出、頻率幅值計算及結果輸出的功能。將ADS1271的模式選擇引腳MODE、輸出格式選擇引腳FORMAT分別與FPGA的通用I/O相連，在數據采集開始前，通過FPGA完成ADC的初始化。同時通過FPGA 給ADS1271輸出時鐘，精確控制各個通道的同步采樣頻率。

2.5電源模塊

高分辨率ADC易受電源波動影響轉換精度，因此采用了開關電源和線性穩壓器結合的辦法產生多種電壓。外部輸入電源＋24 V先通過開關穩壓器降為6 V，繼而通過開關穩壓器及LDO降為+5 V、+3.3 V、+2.5 V、+1.8 V和+1.2 V。其中+5 V是ADC的模擬電源和放大器的供電電壓、并通過基準電壓芯片轉換為+2.5 VA作為ADC參考電壓。+2.5 V、+1.2 V作為數字電壓供給FPGA。+3.3 V作為數字電壓驅動FPGA 和ADC的I/O口。+1.8 V是ADC的數字電源。為降低電源噪聲，所有操作電源輸入都使用一個10 μF的鉭電容和一個0.1 μF的旁路陶瓷電容就近放置于管腳處。為進一步限制數字模塊對模擬器件的干擾，電路的數字地、模擬地和電源地嚴格隔離且通過磁珠單點連接。

3　軟件設計

3.1讀操作軟件設計

本設計中ADS1271輸出采用幀同步方式，數據總線與主時鐘要求嚴格的相位同步，可根據時序圖直接通過管腳配置。利用SCLK控制讀操作時序，通過直接讀取輸出管腳DOUT的狀態進行數據采集。在高分辨率轉換模式下，必須滿足要求tSCLK=tFSYNC/128，tFSYNC=tCLK×512。圖4所示為一位數據的讀取流程。

圖4　一位數據讀取流程

3.2算法設計

附錄14提出了一種用數字鎖相環方法處理振動信號的方案，數字鎖相環構成如圖5所示。

圖5　數字鎖相環構

任意一路輸入信號經采樣量化后先與一頻率為fh的復數信號相乘，若fh等于被檢振動頻率，則信號頻率移至DC（實際fh可看成是信號頻率的近似）；用梳狀濾波器濾去諧波；這時再通過多抽一環節減少計算量、降低采樣頻率；最后通過3個FIR低通濾波器濾去剩余干擾，同時根據輸出幅值來對跟蹤頻率fh進行調整[15]。

4　試驗結果

利用 QUARTUS II的Signal Tap II工具可方便地獲得FPGA接收的 A/D轉換數據。輸入差分模擬信號頻率約240 Hz。圖6為其中一路A/D轉換值經過軟件處理后獲得的信號功率譜。圖中可以看出信號功率遠大于噪聲功率，說明系統能夠較好完成傳感器信號采集工作。

圖6　一路A/D轉換值信號功率譜

5　結束語

文中介紹了一種適用于測量固定頻率或頻率變化范圍小的機械振動的信號采集與處理系統設計方法，包含差分信號放大器、A/D轉換模塊、FPGA主控單元。該系統能快速、準確地采集到磁電式檢波器信號，并使用數字鎖相環算法計算實際頻率值和幅值。通過實驗驗證，本設計能夠較好地采集實際的檢波器差分信號，符合設計預期。

[1]So，H C.Time-delay estimation for sinusoidal signals[J].IEE Proceedings-Radar，Sonar and Navigation，2001，148（6）: 318-324.

[2]Cho，Nam Ik，Chong-Ho Choi，Sang Uk Lee.Adaptive line enhancement by using an IIR lattice notch filter[J].IEEE Transactions onAcoustics，Speech and Signal Proce-ssing，1989，37（4）:585-589.

[3]Chicharo，Joe F，Mehdi T Kilani.A sliding Goertzelalgorithm[J].Signal Processing，1996，52（3）:283-297.

[4]牛鵬輝，涂亞慶，張海濤.格型陷波器和DTFT科氏流量計信號處理方法[J].重慶大學學報：自然科學版，2008，30 （11）:54-58.

[5]王征宇，章少云.差分信號的測量方法[J].電子與封裝，2013 （1）:17-29.

[6]蔡國發，章杰，林培杰，等.差分對信號完整性分析[J].電子測量技術，2012，35（1）:38-41.

[7]宋正勛，譚寶華.低壓差分信號技術[J].長春光學精密機械學院學報，2000，6（2）:33-36.

[8]Texas Instruments.24-Bit，Wide Bandwidth Analog-to-Digital Converter[EB/OL].[2015-07].http://www.ti.com.cn/cn/ lit/ds/symlink/ads1271.pdf

[9]黃菁，劉青春.基于Σ-Δ型模數轉換器的動態數據采集系統設計[J].儀表技術，2011（7）:28-30.

[10]李靈華，何麗君.24位高帶寬Δ-Σ模/數轉換器ADS1271的原理及應用[J].現代電子術，2007，30（16）:4-6.

[11]ADI公司.ADI放大器應用筆記[M].北京:北京航空航天大學出版社，2011.

[12]Texas Instruments.Differential，High-Speed Operational Amplifier[EB/OL].[2015-07].http://www.ti.com.cn/cn/lit/ds/symlink/lmh6550.pdf

[13]ALTERA.Cyclone III Device Datasheet[EB/OL].[2015-07]. https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/hb/cyc3/cyc3_ciii52001.pdf

[14]Belvin S Freeman，Asheville N C.Digital phase locked loop signal processing for Coriolis mass flowmeter.US.Patent No. 580474[P].1998-9-8.

[15]徐科軍，徐文福.基于數字鎖相環的科氏質量流量計信號處理方法[J].計量學報，2003（4）:122-128.

Design of the vibration detection system based on high-resolution A/D converters

YU Le，DING Guo-qing
（Depertment of Instrument Science and Engineering Shanghai Jiao Tong University，Shanghai 200240，China）

Vibration detection is an important way to monitor the status of mechanism.Acircuit based on high-resolution A/D converters and the differential signal processing system is introduced in this paper in order to meet the signal acquisition requirement of mechanical vibration.The system contains magneto-electric sensors，24 bit A/D converter module and FPGA，which can accomplishtwo-channel synchronous data acquisition.FPGA is the main control unit.It will acquire the sample data quickly and precisely.The experiment shows that this circuit has strong practicability.It can be adopted to improve the accuracy of vibration detection.

vibration detection；data acquisition；analog-to-digital converter；differential signal processing

TN06

A

1674－6236（2016）22-0187-03

2015-11-14稿件編號：201511127

俞 樂（1990—），男，上海人，碩士研究生。研究方向：智能儀器設計。