考慮可移動(dòng)電荷的雙柵隧穿場(chǎng)效應(yīng)晶體管電流模型

孟慶之,李尊朝,關(guān)云鶴,張也非

(西安交通大學(xué)電子與信息工程學(xué)院,710049,西安)

?

考慮可移動(dòng)電荷的雙柵隧穿場(chǎng)效應(yīng)晶體管電流模型

孟慶之,李尊朝,關(guān)云鶴,張也非

(西安交通大學(xué)電子與信息工程學(xué)院,710049,西安)

為了解決隧穿場(chǎng)效應(yīng)晶體管(TFET)在強(qiáng)反型區(qū)表面勢(shì)和漏電流精度下降的問(wèn)題,建立了一種考慮可移動(dòng)電荷影響的雙柵TFET電流模型。首先求解考慮可移動(dòng)電荷貢獻(xiàn)的二維電勢(shì)泊松方程,推導(dǎo)出表面勢(shì)、電場(chǎng)的解析表達(dá)式;然后利用求得的電場(chǎng)表達(dá)式和Kane模型得到載流子的隧穿產(chǎn)生率;最后利用切線近似法計(jì)算隧穿產(chǎn)生率在隧穿區(qū)域的積分,建立了漏電流的簡(jiǎn)潔解析模型。利用器件數(shù)值仿真軟件Sentaurus在不同器件參數(shù)下對(duì)所建模型進(jìn)行了驗(yàn)證,仿真結(jié)果表明:考慮可移動(dòng)電荷的影響能夠提高強(qiáng)反型區(qū)漏電流模型的精度;在相同器件參數(shù)條件下,考慮可移動(dòng)電荷的模型比忽略可移動(dòng)電荷的模型精度提高了20%以上。

隧穿場(chǎng)效應(yīng)晶體管;可移動(dòng)電荷;表面勢(shì);漏電流;解析模型

隨著特征尺寸趨近物理極限,金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)面臨更加嚴(yán)峻的挑戰(zhàn),如短溝道效應(yīng)加劇、泄漏電流過(guò)高以及60 mV/dec的亞閾值擺幅限制[1-5]等。研究表明,隧穿場(chǎng)效應(yīng)晶體管(TFET)能有效地解決上述MOSFET問(wèn)題。由于TFET有一個(gè)內(nèi)建的隧穿勢(shì)壘,因此它能有效地抑制短溝道效應(yīng),擁有更陡峭的亞閾值特性[6],并且在關(guān)態(tài)時(shí)隧穿勢(shì)壘變窄,使得泄漏電流很小。由于TFET具有這些優(yōu)點(diǎn),從而被認(rèn)為是最有希望取代MOSFET的候選器件之一,因此對(duì)TFET建立精確且可用于電路仿真的解析模型具有重要的意義。

建立TFET的電流模型,需要首先求解溝道二維泊松方程以獲得表面電勢(shì)和隧穿產(chǎn)生率的解析表達(dá),再計(jì)算隧穿產(chǎn)生率在隧穿范圍內(nèi)的體積分。根據(jù)隧穿產(chǎn)生率在隧穿范圍內(nèi)積分的計(jì)算方法,將隧穿電流模型分為數(shù)值模型[7-9]和解析模型[6,10-14]。數(shù)值模型需要對(duì)隧穿產(chǎn)生率在溝道進(jìn)行數(shù)值積分計(jì)算隧穿電流,其結(jié)果雖然較為精確,但計(jì)算量大,難以在電路仿真中使用。解析模型又分為平均電場(chǎng)法[10-13]和切線近似法[6,14]。平均電場(chǎng)法用最短隧穿路徑上的平均電場(chǎng)代替隧穿范圍內(nèi)的電場(chǎng)分布,借助平均隧穿產(chǎn)生率與隧穿區(qū)域體積的乘積計(jì)算隧穿電流。由于隧穿區(qū)域內(nèi)實(shí)際電場(chǎng)和隧穿產(chǎn)生率分布并不均勻[6-7],導(dǎo)致該模型精度不足。切線近似法將隧穿產(chǎn)生率在隧穿區(qū)域的積分用隧穿產(chǎn)生率曲線上若干點(diǎn)切線下三角形面積之和來(lái)近似,從而建立隧穿電流的解析模型。切線近似法的誤差隨著計(jì)算點(diǎn)數(shù)量的增加快速減少,因而具有較高的精度,并且該模型是一個(gè)連續(xù)的解析模型,可以應(yīng)用于電路仿真中。

Vishnoi等人基于切線近似法為圍柵和雙柵TFET建立了隧穿電流解析模型[15],但沒(méi)有考慮可移動(dòng)電荷(載流子)的貢獻(xiàn),使該模型在高柵壓下強(qiáng)反型區(qū)的精度受到影響。本文考慮可移動(dòng)電荷對(duì)電場(chǎng)分布的影響,利用切線近似法對(duì)雙柵TFET建立了漏電流解析模型。首先用電勢(shì)疊加原理求解包含可移動(dòng)電荷項(xiàng)的二維電勢(shì)泊松方程,得到電場(chǎng)和隧穿產(chǎn)生率的解析表達(dá)式,再利用切線近似法對(duì)隧穿產(chǎn)生率積分建立漏電流解析模型。將采用本文解析模型的計(jì)算結(jié)果與采用二維數(shù)值仿真軟件Sentaurus的仿真結(jié)果進(jìn)行對(duì)比,在不同器件參數(shù)條件下驗(yàn)證了解析模型的有效性。仿真結(jié)果表明:考慮可移動(dòng)電荷的影響能夠提高強(qiáng)反型區(qū)漏電流類(lèi)型的精度;在相同器件參數(shù)條件下,考慮可移動(dòng)電荷的模型比忽略可移動(dòng)電荷的模型精度提高了20%以上。

1 模型建立

1.1 電勢(shì)模型

本節(jié)從雙柵TFET的結(jié)構(gòu)圖出發(fā),推導(dǎo)包含可移動(dòng)電荷項(xiàng)的泊松方程,求解溝道電勢(shì)和電場(chǎng)分布。

圖1顯示了N型對(duì)稱(chēng)雙柵TFET的截面圖。其中源區(qū)和漏區(qū)分別為P和N摻雜,為了避免仿真過(guò)程中出現(xiàn)不收斂問(wèn)題,本征區(qū)溝道通常采用一定濃度(<1016mm-3)的弱摻雜[7,19],而在源摻雜濃度相同的情況下,當(dāng)TFET處于關(guān)態(tài)(Vgs=0)時(shí),弱P型溝道比弱N型溝道的TFET隧穿勢(shì)壘寬度更大,能夠獲得更小的泄漏電流,因此本文采用弱P摻雜溝道。

Vgs:柵壓;L:溝道長(zhǎng)度;tSi:硅層厚度;tox:柵氧化層厚度圖1 N型對(duì)稱(chēng)雙柵隧穿器件截面圖

溝道內(nèi)的電勢(shì)分布由包含可移動(dòng)電荷項(xiàng)的二維泊松方程描述[16]

(1)

式中:φ(x,y)為溝道內(nèi)二維電勢(shì)分布;εSi為硅介電常數(shù);n和NA分別為溝道內(nèi)反型層電荷濃度和P型摻雜濃度;ni為本征載流子濃度;Vt為熱電勢(shì);φf(shuō)n為電子準(zhǔn)費(fèi)米勢(shì)。之所以引入準(zhǔn)費(fèi)米勢(shì)來(lái)描述溝道中的電荷分布,是由于當(dāng)源溝道之間有隧穿電流流過(guò)時(shí),溝道中存在非局部電荷。仿真結(jié)果[11]表明,除了在源端附近外,準(zhǔn)費(fèi)米勢(shì)沿溝道方向基本是常量。為了簡(jiǎn)化模型推導(dǎo),通常將準(zhǔn)費(fèi)米勢(shì)在整個(gè)溝道中取為常量[17],并且隨后的仿真結(jié)果也證實(shí)了其正確性。為了便于求解,根據(jù)電勢(shì)疊加原理[18],φ(x,y)可以表示為

(2)

式中:v(y)為一維泊松方程(3)的解;φ1(x,y)為二維拉普拉斯方程的解

(3)

(4)

首先對(duì)式(3)中v(y)求解,利用拋物線近似法[16],v(y)可以表示為

v(y)=a+by+cy2

(5)

將v(y)代入式(3)中,令y=tSi/2,利用邊界條件得[16]

(6)

(7)

(8)

式中:Δφ=(φm-φs)/q為平帶電壓,其中φm和φs分別為柵極和半導(dǎo)體的功函數(shù);tox為柵氧化層厚度;tSi為硅層厚度;εox為柵介質(zhì)介電常數(shù)。對(duì)于給定的Vgs,即可確定c和a的值,進(jìn)而確定v(y)的表達(dá)式。

接下來(lái)對(duì)式(4)二維拉普拉斯方程中的φ1(x,y)求解,φ1(x,y)可以寫(xiě)為

(9)

式中uL和uR分別為滿(mǎn)足源和漏端邊界條件的電勢(shì),uL和uR可分別寫(xiě)為[18]

(10)

(11)

特征值λn可由下式確定

(12)

uL、uR第一項(xiàng)系數(shù)的解為[17]

(13)

(λ1ctsi/π)tan(πtSi/2λ1))/(tSi/λ1+sin(πtSi/λ1)]

(14)

式中:φSC為源端和溝道的內(nèi)建電勢(shì);φCD為溝道和漏端的內(nèi)建電勢(shì)。

利用式(12)求出對(duì)應(yīng)的特征值λi,替換b1和c1表達(dá)式中的λ1,即可求得系數(shù)bi和ci(i=1,2,…,n)。事實(shí)上,對(duì)于對(duì)稱(chēng)雙柵結(jié)構(gòu)TFET,偶數(shù)階系數(shù)b2,c2、b4,c4,…均為0,并且bi和ci隨著i的增加衰減很快,因此電勢(shì)模型只需保留第一項(xiàng)系數(shù)即可[18]

(15)

將y=tSi/2帶入式(14),即可得到沿溝道方向的表面勢(shì)模型

(16)

表面電場(chǎng)強(qiáng)度可對(duì)(15)式求導(dǎo)獲得。由于隧穿電流與電場(chǎng)強(qiáng)度呈指數(shù)關(guān)系,電場(chǎng)強(qiáng)度的精度對(duì)電流的精度有很大的影響。為了獲得更精確的電場(chǎng)分布,需要考慮電勢(shì)模型的高階項(xiàng)。數(shù)值仿真結(jié)果顯示,當(dāng)階數(shù)n取至7時(shí),電場(chǎng)模型與數(shù)值仿真結(jié)果已非常吻合。因此,表面電場(chǎng)分布為

(17)

1.2 電流模型

計(jì)算隧穿電流通常使用Kane模型[19]

(18)

Id=q∫GbtbtdV

(19)

式中:Gbtbt為隧穿產(chǎn)生率,代表單位體積單位時(shí)間產(chǎn)生的載流子數(shù)目;A、B為隧穿參數(shù);E為電場(chǎng)強(qiáng)度;D為指數(shù)因子,對(duì)直接隧穿機(jī)制D=2,間接隧穿機(jī)制D=2.5[19],本文中所用的硅材料是間接帶隙材料,因此取D=2.5;V代表溝道內(nèi)載流子發(fā)生隧穿區(qū)域的體積。

各器件參數(shù)為Vgs=1.4 V,Vds=0.5 V,tsi=10 nm,tox=1.5 nm,εox=7.5ε0。圖2顯示了源/溝道結(jié)附近的表面隧穿產(chǎn)生率Gbtbt沿溝道方向的變化曲線。Gbtbt沿溝的積分值即為圖2a～圖2e中Gbtbt曲線與坐標(biāo)軸圍成的面積,這里采用一種近似方法來(lái)計(jì)算該面積。如圖2a所示,首先在x=0處作Gbtbt的切線l1,l1與x軸的截距記為L(zhǎng)1,其計(jì)算公式為

(20)

l1下面陰影部分的三角形面積G1的計(jì)算式為

(21)

(a)陰影面積G1

(b)陰影面積G2

(c)陰影面積G1d

(d)陰影面積G3

(e)陰影面積G2d圖2 源/溝道結(jié)附近的表面隧穿產(chǎn)生率Gbtbt沿溝道方向的變化曲線及相應(yīng)的陰影面積

再在x=L1處作Gbtbt的切線l2,如圖2b所示。l2與x軸的截距記為L(zhǎng)1+L2,其中

(22)

l2下面陰影部分的三角形面積記為G2,其計(jì)算式為

(23)

式中

(24)

G1與G2重疊部分的面積記為G1d(圖2c),計(jì)算式為

(25)

繼續(xù)在x=L1+L2處作Gbtbt的切線l3,如圖2d所示,l3與x軸的截距記為L(zhǎng)1+L2+L3,其中

(26)

l3下面陰影部分的三角形面積記為G3,計(jì)算式為

(27)

(28)

G2與G3重疊的部分記為G2d(圖2e),計(jì)算式為

(29)

重復(fù)此步驟,歸納出作了n次切線后的通項(xiàng)式

(30)

(31)

(32)

(33)

重復(fù)n次后隧穿產(chǎn)生率沿溝道方向總的積分GT的表達(dá)式為

(34)

在實(shí)際計(jì)算中,只要做到第4次就已經(jīng)很接近真實(shí)值了[6,14],因此總陰影面積GT為

GT=G1+G2+G3+G4-G1d-G2d-G3d

(35)

隧穿區(qū)域的厚度可取反型層的厚度[6,14]。綜上所述,隧穿電流為

Id=qtinvGT

(36)

式中:tinv為反型層厚度。該電流模型是一個(gè)連續(xù)的解析模型,可應(yīng)用于電路仿真中。

2 模型驗(yàn)證和討論

下面將本文所建電流解析模型與二維數(shù)值仿真軟件Sentaurus的仿真結(jié)果進(jìn)行對(duì)比,驗(yàn)證本文模型在不同器件參數(shù)條件下的有效性,并給出了文獻(xiàn)[14]所建立的忽略可移動(dòng)電荷的解析模型結(jié)果。本文使用Kane帶帶隧穿模型,隧穿參數(shù)為A=4×1014,B=1.9×107V/cm[20]。源區(qū)和漏區(qū)N型摻雜濃度為1018cm-3,溝道P型摻雜濃度Na=1016cm-3,柵極功函數(shù)φm=4.5 eV。

圖3顯示了柵壓從0～1.6 V每隔0.4 V表面勢(shì)沿溝道方向的變化曲線,器件各參數(shù)為tsi=10 nm,tox=2 nm,εox=3.9ε0,Vds=0.5 V,L=50 nm。從圖中可以觀察到:考慮可移動(dòng)電荷模型與數(shù)值仿真結(jié)果吻合很好;當(dāng)柵壓不大時(shí),文獻(xiàn)[14]所建立的忽略可移動(dòng)電荷模型與數(shù)值仿真結(jié)果基本吻合;當(dāng)柵壓逐漸增大時(shí)(Vgs≥0.8 V),文獻(xiàn)[14]模型逐漸偏離數(shù)值仿真結(jié)果。其原因是:當(dāng)柵壓不大時(shí),可移動(dòng)電荷的影響可以忽略,而當(dāng)柵壓逐漸增大時(shí),溝道進(jìn)入強(qiáng)反型區(qū),可移動(dòng)電荷密度隨柵壓的增加快速增加,增加的柵壓主要降落在柵氧化層,表面勢(shì)的增加越來(lái)越緩慢,并逐漸趨于飽和值[21],而不是文獻(xiàn)[14]模型所得到的表面勢(shì)隨柵壓繼續(xù)較快增加。

圖3 不同柵壓下的表面電勢(shì)曲線

圖4顯示了2種模型下的轉(zhuǎn)移特性曲線。與表面勢(shì)情況類(lèi)似,考慮可移動(dòng)電荷模型及數(shù)值仿真結(jié)果吻合很好;當(dāng)柵壓不大時(shí),文獻(xiàn)[14]所建立的忽略可移動(dòng)電荷模型與數(shù)值仿真結(jié)果基本吻合;當(dāng)柵壓逐漸增大時(shí)(Vgs≥0.8 V),文獻(xiàn)[14]模型逐漸偏離數(shù)值仿真結(jié)果。其原因是當(dāng)柵壓不大時(shí),可移動(dòng)電荷的影響可以忽略,而當(dāng)柵壓逐漸增大時(shí),可移動(dòng)電荷密度隨柵壓的增加快速增加,表面勢(shì)的增加越來(lái)越緩慢,并逐漸趨于飽和值,源端附近的電場(chǎng)及線漏電流也逐漸趨向飽和,而文獻(xiàn)[14]模型所得到的線漏電流隨柵壓繼續(xù)較快增加。因此,在強(qiáng)反型區(qū)考慮可移動(dòng)電荷模型比文獻(xiàn)[14]的模型更精確。如Vgs=1 V時(shí),仿真所得的線漏電流為1.931 2×10-6A/μm,文獻(xiàn)[14]的模型所得的電流值與仿真值相差0.683 7×10-6A/μm,占仿真值的35.40%,而考慮可移動(dòng)電荷模型所得的電流值與仿真值相差0.285 6×10-6A/μm,占仿真值的14.79%,與文獻(xiàn)[14]相比,考慮可移動(dòng)電荷模型精度提高了20.61%。

圖4 2種模型下的轉(zhuǎn)移特性曲線

圖5 不同柵氧化層厚度下的轉(zhuǎn)移特性曲線

圖5顯示了不同柵氧化層厚度下的轉(zhuǎn)移特性曲線。從圖中可以觀察到,減小氧化層厚度能夠獲得更大的漏電流。這是由于隨著柵氧化層厚度的減小,柵壓在柵絕緣層上的分壓減小,在溝道中的分壓增加,導(dǎo)致勢(shì)壘區(qū)場(chǎng)強(qiáng)變大,漏電流增大。

圖6顯示了不同柵介質(zhì)材料下的轉(zhuǎn)移特性曲線。從圖中可以觀察到,柵介質(zhì)的介電常數(shù)越高,漏電流越大。造成這種現(xiàn)象的原因是高介電常數(shù)的提高了柵和隧穿勢(shì)壘的耦合能力,減小了隧穿勢(shì)壘寬度,從而提高了線漏電流[26]。

圖6 不同柵介質(zhì)介電常數(shù)下的轉(zhuǎn)移特性曲線

圖7顯示了不同硅層厚度下的轉(zhuǎn)移特性曲線。從圖中可以觀察到,更薄的硅層厚度能減小體電容效應(yīng),提高線漏電流。

圖7 不同硅層厚度下的轉(zhuǎn)移特性特性曲線

由圖3～圖7可以得出結(jié)論:當(dāng)柵壓較高時(shí),溝道進(jìn)入強(qiáng)反型區(qū),可移動(dòng)電荷的影響不可忽略;本文所建立的考慮可移動(dòng)電荷的解析模型從亞閾區(qū)到強(qiáng)反型區(qū)均與數(shù)值仿真結(jié)果吻合;可以通過(guò)采用更薄的氧化層厚度、高K柵介質(zhì)材料和更薄的體硅厚度來(lái)提高漏電流。

3 結(jié) 論

本文在考慮可移動(dòng)電荷效應(yīng)的基礎(chǔ)上建立了一種雙柵TFET的漏電流簡(jiǎn)潔解析模型。通過(guò)電勢(shì)迭代原理求解二維電勢(shì)泊松方程,表面勢(shì)電勢(shì)、電場(chǎng)和載流子隧穿產(chǎn)生率的解析表達(dá)式,再用切線近似法計(jì)算隧穿產(chǎn)生率在隧穿區(qū)域的積分,得到漏電流的解析模型。用數(shù)值仿真軟件對(duì)所建模型進(jìn)行了驗(yàn)證,對(duì)比分析了不同器件參數(shù)條件下漏電流的轉(zhuǎn)移特性,結(jié)果顯示:從亞閾值區(qū)到強(qiáng)反型區(qū)所建模型均與仿真結(jié)果相吻合,精度提高了20%以上;在強(qiáng)反型區(qū)可移動(dòng)電荷的影響已不可忽略。

[1] KOSWATTA S O, LUNDSTROM M S, NIKONOV D E. Performance comparison between p-i-n tunneling transistors and conventional MOSFETs [J]. IEEE Transactions on Electron Devices, 2009, 56(3): 456-465.

[2] CHOI W Y, PARK B G, LEE G D, et al. Tunneling field effect transistors (TFETs) with subthreshold swing(SS) less than 60 mV/dec [J]. IEEE Transactions on Electron Devices, 2007, 28(8): 743-745.

[3] 韓名君, 柯導(dǎo)明, 遲曉麗, 等. 超短溝道電勢(shì)的二維半解析模型. [J]. 物理學(xué)報(bào), 2013, 62(9): 1-7. HAN Mingjun, KE Daoming, CHI Xiaoli, et al. A two-dimensional semi-analytical potential model for ultra short channel. [J]. Journal of Physics, 2013, 62(9): 1-7.

[4] 甘學(xué)溫, 王旭社, 張興. 雙柵和環(huán)柵MOSFET中短溝效應(yīng)引起的閾值電壓下降 [J]. 半導(dǎo)體學(xué)報(bào), 2001, 22(12): 1581-1585. GAN Xuewen, WANG Xushe, ZHANG Xing. Threshold voltage dropping caused by the short channel effect in double-gate and surrounding-gate MOSFET. [J]. Journal of Semiconductors, 2001, 22(12): 1581-1585.

[5] 駱東旭, 李尊朝, 關(guān)云鶴, 等. 一種新型GaAs基無(wú)漏結(jié)隧穿場(chǎng)效應(yīng)晶體管 [J]. 西安交通大學(xué)學(xué)報(bào), 2016, 50(2): 68-72. LUO Dongxu, LI Zunchao, GUAN Yunhe, et al. A new type of GaAs base TFET without channel/drain junction. [J]. Journal of Xi’an Jiaotong University, 2016, 50(2): 68-72.

[6] VISHNOI R, KUMAR M J. An accurate compact analytical model for the drain current of a TFET from subthreshold to strong inversion [J]. IEEE Transactions on Electron Devices, 2015, 62(2): 478-484.

[7] BARDON M G, NEVES H P. Pseudo two dimensional model for double-gate tunnel FETs considering the junctions depletion regions [J]. IEEE Transactions on Electron Devices, 2010, 57(4): 827-834.

[8] PANDEY P, RAJAT V, KUMAR M J. A full range dual material gate tunnel field effect transistor drain current model considering both source and drain depletion region band-to-band tunneling [J]. Journal of Computational Electronics, 2015, 14: 280-287.

[9] SAMUEL T S A, BALAMURUGAN N B. An analytical modeling and simulation of dual material double gate tunnel field effect transistor for low power applications [J]. Journal of Electrical Engineering & Technology, 2014, 9(1): 247-253.

[10]WAN J, ROYER C L, ZASLAVSKY A, et al. A tunneling field effect transistor model combining interband tunneling with channel transport [J]. Journal of Applied Physics, 2011, 110(10): 104503.

[11]GHOLIZADEH M, HOSSEINI S E. A 2-D analytical model for double-gate tunnel FETs [J]. IEEE Transactions on Electron Devices, 2014, 61(5): 1494-1500.

[12]PAN A, CHEN S, CHUI C O. Electrostatic modeling and insights regarding multigate lateral tunneling transistors [J]. IEEE Transactions on Electron Devices, 2013, 60(9): 2712-2720.

[13]VERHULST A S, LEONELLI D, ROOYACKERS R, et al. Drain voltage dependent analytical model of tunnel field effect transistors [J]. Journal of Applied Physics, 2011, 110(2): 024510.

[14]VISHNOI R, KUMAR M J. A compact analytical model for the drain current of gate-all-around nanowire tunnel FET accurate from sub-threshold to on-state

[J]. IEEE Transactions on Electron Devices, 2015, 14(2): 358-362.

[15]韓忠方. 隧穿晶體管的模擬研究 [D]. 上海: 復(fù)旦大學(xué), 2012.

[16]CHO E N, SHIN Y H, YUN L. Channel doping-dependent analytical model for symmetric double gate metal-oxide-semiconductor field-effect transistor: II Continuous drain current model from subthreshold to inversion region [J]. Journal of Applied Physics, 2013, 113(21): 214507.

[17]QIANG C, EVANS M H, JAMES D M. A physical short channel threshold voltage model for undoped symmetric double-gate MOSFETs [J]. IEEE Transactions on Electron Devices, 2003, 50(7): 1631-1637.

[18]TAUR Y, LIANG X, WANG W, et al. A continuous, analytic drain current model for DG MOSFETs [J]. IEEE Electron Device Letter, 2004, 25(2): 107-109.

[19]KANE E O. Theory of tunneling [J]. Journal of Applied Physics, 1961, 32(1): 83-91.

[20]HURKX G A M, KLAASSEN D B M, KNUVERS M P G. A new recombination model for device simulation including tunneling [J]. IEEE Transactions on Electron Devices, 1992, 39(2): 331-338.

[21]LI Zunchao, ZHANG Ruizhi, LIANG Feng, et al. Analytical and numerical study of the impact of HALOs on surrounding-gate MOSFETs [J]. IEICE Transactionson Electronics, 2009, 92(4): 558-563.

(編輯 劉楊)

Analytical Drain Current Model Considering Mobile Charges for Double-Gate Tunneling Field Effect Transistor

MENG Qingzhi,LI Zunchao,GUAN Yunhe,ZHANG Yefei

(School of Electronic and Information Engineering, Xi’an Jiaotong University, Xi’an 710049, China)

An analytical drain current model considering mobile charges for double-gate tunneling field effect transistor is proposed to solve the problem that the precision of surface potential and drain current of the tunneling field effect transistor (TFET) declines in strong inversion regions. Firstly, the 2-D potential Poisson’s equation is solved by taking the contribution of mobile charges into account to get the analytical expressions of the surface potential and the electric field. Then the electric field distribution and Kane model are used to get the generation rate of the carriers. Finally a compact analytical drain current model is derived by using the tangent line approximation method to calculate the integration of the tunneling generation rate in the tunneling region. The analytical model is verified by using the device numerical simulation software Sentaurus under different device parameters. Simulation results show that considering the mobile charges improves the precision of the drain current model in strong inversion regions. Comparisons with the models without considering the mobile charges show that the precision of the model considering the mobile charges is improved by more than 20%.

tunneling field effect transistor; mobile charges; surface potential; drain current; compact analytical model

10.7652/xjtuxb201608007

2016-01-17。 作者簡(jiǎn)介:孟慶之(1989—),男,碩士生;李尊朝(通信作者),男,教授,博士生導(dǎo)師。 基金項(xiàng)目:國(guó)家自然科學(xué)基金資助項(xiàng)目(61176038);陜西省工業(yè)科技攻關(guān)計(jì)劃資助項(xiàng)目(2016GY-075)。

時(shí)間:2016-05-17

http:∥www.cnki.net/kcms/detail/61.1069.T.20160517.1736.006.html

TN386.6

A

0253-987X(2016)08-0038-07