基于FPGA的脈沖信號參數測量儀設計

虞昊迪

摘要：本文提出一種脈沖信號參數測量儀的設計方案，介紹以FPGA作為控制核心，實現脈沖信號的幅值、頻率、占空比、上升與下降時間參數測量。本方案測量信號參數的方法是將待測信號經過電阻分壓，精密半波整流，ADC直接對運放輸出端進行采樣，從而測得信號幅值。待測信號通過高速電壓比較器分別與10%、90%峰值比較，比較結果送FPGA，利用FPGA的定時計數功能，獲得頻率值、占空比以及脈沖信號上升、下降時間tr。

關鍵詞：脈沖信號參數測量儀；FPGA；信號發生器

中圖分類號：TM935.4 文獻標識碼：A 文章編號：1007-9416（2017）03-0173-03

Abstract：This paper presents a design of pulse parameters tester programme， introduction to FPGA is used to control， achievement of pulse amplitude， frequency， duty cycle， rise and fall time measurement. Measuring method of signal parameters of this programme is to signal to be measured resistance voltage， precision half-wave rectifier， ADC sampling the op-amp output terminal directly， which measured signal amplitude. Signals to be detected by a high-speed voltage comparator separately compared with the peak 10%， 90%， comparing results to FPGA， FPGA timer counting function， access to frequency， duty cycle and the pulse rise and fall time tr。

Key Words：Pulse Parameter tester； FPGA； Signal Generator

脈沖參數測試儀是在信號類常用的一種儀器，用它可以測量峰峰值、有效值、頻率、上升沿和下降沿時間、占空比等。大型臺式的測試儀功能比較齊全，而手提便攜式的功能還沒那么完善且生產數量較少，測量精度也沒有臺式的高。現在最便攜式的測量儀器普遍用的就是萬用表，它可以測量直流電壓、電阻、電流、電容等。本設計采用FPGA作為主控芯片，以整形電路、控制電路、顯示電路三大模塊為基礎，設計出測量峰峰值、頻率、占空比、上升沿和下降沿時間的參數的脈沖參數測試儀。本文主要介紹了三大模塊電路，并對相應的硬軟件設計思路方法進行闡述。

1 方案理論分析

我們設計的脈沖信號測量儀主要分為以下幾個部分：精密整流半波電路、電壓比較器、FPGA控制系統以及LCD顯示。本設計中的核心是由FPGA構成的控制系統，ADC通過對THS3001輸出端口進行電壓采樣，測量信號電壓幅度。FPGA內部的計數定時功能來完成待測信號頻率、占空比以及脈沖上升時間的測量。

信號參數測量儀。

本方案主要以FPGA為核心控制系統，利用FPGA的硬件計數功能來實現信號參數的測量，并且利用FPGA把測出的數據送到LCD顯示。其原理框圖如圖1所示。

方案的核心器件是FPGA，在高速環境下，FPGA比單片機更加適用，且使用FPGA大大降低硬件電路的復雜程度，減小體積，使電路的工作也更加穩定可靠。抗干擾和速度上，FPGA比單片機更有優勢。

2 硬件電路設計

2.1 主控芯片的選擇

FPGA用的是功能強大的Altera公司的Cyclone IV FPGA（含22，320邏輯單元），有32 MB的SDRAM，2 KB的EEPROM和64 Mb的串行配置存儲設備。DE0-Nano是用Cyclone IV FPGA設計的緊密型開發平臺，有著的一系列接口，包括 2 個可用于擴展的外接的 GPIO 在內，板載的存儲設備包含有同步動態隨機存取存儲器（SDRAM）和電可擦除只讀存儲器（EEPROM），可用于較大容量的數據存儲和幀緩沖，同時也配置有一般用戶頻繁使用的 LED 指示燈和按鍵等外圍設備。

2.2 精密半波整流電路

本方案的精密半波整流電路是使用運放THS3001和二極管2AP9實現的。

待測信號通過電阻分壓，將1/3信號電壓送到THS3001的同相端。電阻和兩個二極管接在反饋回路，構成精密半波整流電路。對輸入信號進行半波整流。ADC在輸出端進行電壓采樣，并將該信息送入到FPGA進行處理。

2.3 LMV7219M5電壓比較電路

本設計的電壓比較電路采用LMV7219M5，該芯片是一款低功耗、高速電壓比較器內部遲滯，推＼拉軌到軌輸出。電路使用兩個LMV7219M5，分別對0.5Vm與0.9Vm進行比較。將基準電壓與待測信號分別輸入LMV7219M5的反相端和正相端，通過兩個輸入端的電壓比較，決定輸出端口的電平高低，將其高低電平信息送至FPGA的相對應的管腳。

2.4 THS3001運算放大電路

FPGA產生3.3v，1MZ的脈沖信號，送到THS3001運放同相輸入端，THS3001具有高達6500v/μs的轉換速率，420mhz的-3db帶度和良好的帶內平坦度，在110mhz時，增益僅下降0.1db；大信號應用時具有40ns的建立時間；差分增益誤差小于0.01%，差分相位誤差小于0.02%；非線性失真小于-96db；電源電壓可在±4.5～±15v之間選擇，單電源工作時可在9～30v之間使用；輸出電壓最大可達±12v。ths3001的最大共模輸入電壓可接近±vcc，最大差模輸入電壓可達±6v，最大輸出電源達100ma，經過運放放大達到5V的輸出幅度。

3 程序設計

3.1 程序設計框圖

3.2 顯示程序

本設計采用12864顯示屏，顯示內容為128*64，相比與只能顯示英文和數字的1602，12864能顯示多行漢字，方便將需要的數據能顯示在一個屏幕上.顯示程序采用定時器自動掃描，定時將FPGA采集到的數據顯示在顯示屏上，并可開關背光燈。

3.3 數據采集程序

頻率測量采用的是計數法。這是指在一定的時間間隔T內，對輸入的周期信號脈沖計數為N，則信號的頻率為F= N /1。測量的相對誤差為I/N x100 。脈沖信號占空比，脈沖信號幅度和脈沖信號上升時間和頻率的測量方法類似，這里就不再進行累述。

4 測試方案與測試結果

4.1 測試方案

（1）電路測試 將設計好的電路在仿真軟件上進行仿真運行，通過分析仿真結果，調整各個參數的設置，優化電路結構。

（2）軟件仿真測試 將主邏輯在電腦上編譯運行，檢查輸出結果及動作時序。

（3）硬件軟件聯調 將燒錄好固件的FPGA連接至電路部分，并以標準脈沖作為被測信號輸入，檢查LCD顯示的各個參數是否符合要求。

4.2 測試結果及分析

4.2.1 頻率測量結果

在輸入電壓為5V，占空比為50%，脈沖信號上升時間為200ns（如表1）。

4.2.2 占空比測量結果

在輸入頻率為1MHZ，電壓為5V，脈沖信號上升時間為200ns（如表2）。

4.2.3 電壓幅值測量結果

在輸入信號頻率為1MHZ，占空比為50%，脈沖信號上升時間為200ns（如表3）。

4.2.4 脈沖信號上升時間測量結果

在輸入信號頻率為1MHZ，占空比為50%，電壓為5V（如表4）。

4.2.5 信號發生器參數測量

信號發生器所產生的信號頻率為1MHZ，幅度為4.99V，脈寬時間為100ns， 上升時間為16ns，過沖為2%。

5 結語

通過上述測量值與實際值的對比可以得出，本設計制作的脈沖參數測量儀和信號發生器的精度較高，穩定性能較好，適合用作便攜式脈沖測量儀且該設計成本較低，非常適用于工業。

參考文獻

[1]童師白，華成英.模擬電子技術基礎[M].第四版.北京：高等教育出版社，2006.

[2]閻石.數字電子技術基礎[M].第五版.北京：高等教育出版社，2006.

[3]梅麗鳳，王艷秋，汪毓鐸.單片機與案例及接口技術[M].修訂本.北京：北京交通大學出版社，2010.

[4]史軍，雷正紅.數字頻率計的設計.河西學院學報，2005，21（5）：37～38.

[5]凌振寶，葉劍鋒.多功能數字頻率計的設計與研究.吉林大學學報，2011，29（4）：376～382.

[6]錢進.基于AT89C2051的高精度數字頻率計的設計.機電產品開發與創新，2007，20（1）：86～87.

[7]張杰，楊艷麗，馬莉莉，張立倩.基于單片機C語言的數字頻率計設計.內蒙古農業大學學報，2007，28（2）：191～192.

[8]牛曉第，馬洪濤，高志勇.數字頻率計的設計.電腦開發與應用，2009，22（9）：47～49.

[9]尹國光.基于單片機的數字頻率計的設計和仿真.中國新通信，2008：43～45.

[10]高明華.簡易數字頻率計的設計.大眾科技，2006，2：59～60.

[11]高晉占.微弱信號檢測[M].北京：清華大學出版社，2004.