基于神經信號采集技術的無線傳輸片上系統研究

李嘉慧++梁勇

摘 要： 基于生物電信號的幅頻特性，研究了高精度、低噪聲和低功耗的信號采集與無線傳輸方法和優化理論。通過SMIC 180 nm 1P6M標準CMOS工藝設計實現了一款用于自由活動被測體的神經電信號采集和無線傳輸芯片。主要論述了射頻電路設計，在該生物電信號采集和傳輸系統中采用無線方式對信號進行傳輸，為了增加其通用性，兼顧板級天線互連及其面積尺寸，依據科學研究、教育和商用的開放頻段（2.4～2.438 GHz）對無線收發組件進行研究和設計。

關鍵詞： 生物電信號； 集成電路； 無線傳輸； 低噪聲； 低功耗； CMOS

中圖分類號： TN4?34； TM417 文獻標識碼： A 文章編號： 1004?373X（2017）11?0151?04

Research on wireless transmission SoC based on neural signal acquisition technology

LI Jiahui， LIANG Yong

（Henan University， Kaifeng 475000， China）

Abstract： On the basis of amplitude?frequency characteristic of bioelectrical signal， the high?precision， low?noise and low?power consumption singal acquisition and wireless transmission method， and its optimization theory are studied. An electro?neurographic signal acquisition and wireless transmission chip applied to the freedom iterm under test was realized with CMOS process conforming SMIC180 nm 1P6M standard. The design of RF circuit is discussed mainly. The wireless mode is selected to transmit the signal in the electro?neurographic signal acquisition and transmission system. In order to enhance the versatility， and take into account the board?level antenna interconnection and its size， the wireless receiving conponent was researched and designed according to the open band （2.4～2.438 GHz） of scientific research， education and commercial.

Keywords： bioelectrical signal； integrated circuit； wireless transmission； low noise； low?power consumption； CMOS

隨著現代集成電路工藝技術的發展和進步，結合微電子技術的神經電學已經成為非常有前景，同時也是非常復雜的交叉學科熱點課題[1]。目前對神經電信號、信號處理技術、集成電路技術及工藝等的研究已有一定的基礎，而且一些生物電信號處理系統初現雛形，通過電學的方式進行大腦和神經元的信息采集、實時監控、神經修復、甚至腦電控制的智能傳感及信號處理系統的實際需求越來越多且緊迫，同時對推動科技發展、改善人們生活也有著重要的價值。

1 神經信號采集及無線傳輸系統的系統構架

1.1 關鍵設計要點

對電路設計的具體關鍵指標和要點要求主要體現在以下三個方面：

（1） 低噪聲的設計

低噪聲的設計對于準確和完整的采集信號是至關重要的決定要素，因此噪聲性能在很大程度上影響了甚至直接決定系統的整體性能和應用效果。本設計涉及到的低噪聲指標主要是對于模擬前端的要求，模擬前端包括從微電極采集到的神經信號到模數轉換后的數字信號的處理過程[2]。低噪聲設計體現在兩個方面：采用低噪聲的結構和采用低噪聲的器件。

在本文的設計中選擇亞閾值的器件實現低噪聲的要求。工作在亞閾值區域的晶體管，由于其載流子以擴散電流的形式傳輸，故其在氧化層和硅襯底的界面上被俘獲和釋放的幾率非常小，從而產生的干擾噪聲也很小。在高阻值小面積的電阻實現可能下，片上集成高通濾波器，一方面去除了信號頻帶外低頻閃爍噪聲，另一方面實現了前級電路的高輸入阻抗[3]。

（2） 低功耗設計

低功耗從保護被測活體到提高續航能力的角度上都是重要的要求，也是衡量整體系統的重要指標。低功耗的設計考慮主要基于以下四個層面：

① 在整體架構的層面上，選擇節省功耗的調制方式保證無線收發的低功耗實現；

② 在單元模塊的層面上，對可能的功能模塊進行最大化的合并和核心電路的復用，有效地節省電流消耗，比如濾波電路和放大電路的結構級合并；

③ 在電路設計的層面上，分析具體電路的功耗與指標的設計折衷和優化，確保實現基于此電路結構的優化功耗；

④ 在數字算法的層面上，基于具體應用加入相應的數字算法對處理數據速率進行壓縮，有利于射頻收發的功耗節省。

（3） 模擬、數字射頻的單片集成

由于本設計中即將進行的是在同一個襯底上集成數字、模擬和射頻電路，所以襯底噪聲水平成為整個系統的關鍵性能。襯底的噪聲主要通過背柵效應、襯底接觸、金屬線與襯底的寄生電容、鍵合線和封裝類型等不理想因素進行擴散和傳播[4]。在本設計的集成系統應用中，微弱信號本身信號功率低、頻率高，而雜散噪聲信號又無處不在，特別是通過襯底的電容耦合將泄露到微弱信號放大前端的敏感模塊，所以處理模擬、數字和射頻模塊間襯底噪聲的干擾是實現本次設計低噪聲性能的關鍵。

1.2 系統構架

系統整體構架如圖1所示。

基于信號調整系統小型化、便攜化的迫切需求，及單片集成相較于板級集成的低噪聲、低功耗等優勢，本設計采用高集成芯片設計方法[5]。

為了保證系統的高性能、低功耗和低噪聲，總體設計要考慮以下幾點：

首先，系統將單片集成模擬、數字和射頻功能電路，如圖1所示，模塊間芯片內部的信號交換有效地降低了功耗和噪聲；其次，對一些傳統板級分立實現的功能電路進行合并設計，例如高通濾波和放大電路的整體設計，這樣有利于低功耗和低噪聲的設計實現；再次，在單元電路設計中分析和選取在功耗和噪聲性能上有優勢的結構；最后，由于系統的高集成度，信號之間的串擾格外需要考慮，電路及版圖設計要嚴格考慮匹配性和低噪聲、低失調。

本設計基于2.4 GHz工作頻段（設計頻率2.4～2.5 GHz）對無線收發組件進行研究和設計，這是因為這個頻段是對商業、醫學和科研開放的可用授權頻段。整體芯片分為模擬前端處理模塊、射頻發射模塊和接收模塊。其中，模擬前端處理模塊通過低噪聲、高增益的低頻放大器和高精度低功耗的SDADC來實現；發射端選用低功耗的開關鍵控調制方式，片上的壓控振蕩器提供調制的載波信號，最后調制的信號經過功率放大器發射；射頻接收端選用兩級增益可控的射頻低噪聲放大器對射頻信號進行無線接收，通過開關鍵控解調和緩沖后，數字解碼傳送到上位機供研究使用。

2 射頻電路設計

2.1 射頻電路系統設計

射頻整體的系統構架如前文所示，其中RF發射部分集成在可移植的單片集成芯片內部，因此在設計過程中要著重遵循低電壓、低功耗、低噪聲、小面積的原則[6]。基于這樣的系統要求，在設計中需考慮以下四點：

（1） 系統采用開關鍵控調制方式（On?Off Keying， OOK）對串行信號進行調制。特別是對比頻移鍵控的調制方式，在實現電路帶寬上至少節省1.5倍，而功耗節省50%。此外，OOK的優點在于調制機理簡易，因此對應的調制和解調電路結構實現相對簡單、對載波的性能和相應的放大電路的線性要求相對比較低。

（2） 采用LC型壓控振蕩器（Voltage Controlled Oscillator，VCO）代替鎖相環，使整體電路規模、功耗和面積上都有更大的節省，有利于低功耗設計。

（3） 根據選用的藍牙6 m傳輸距離要求，決定了功率放大器（Power Amplifier，PA）的工作性能。作為大功率輸出模塊，PA的功耗決定了整體射頻電路的功耗水平，所以功耗優化的PA是低功耗的設計要點，同時采用雙極性編碼方式提高數據速率，這樣功率放大器可間斷性的工作，從而在時間上降低平均功耗。

（4） 低噪聲放大器是決定無線傳輸距離和精度的又一個重要單元電路。因為放大器在接收模塊的最前端，所以放大器的前端匹配、噪聲性能和增益是設計的主要性能要求，同時功耗要求不再非常嚴格。

2.2 發射模塊電路設計

射頻發送端由三部分組成，如圖2所示。其中包括用于產生載波信號的差分連續可調LC型壓控振蕩器、用于將載波信號和輸出信號進行調制的開關鍵控調制電路、使得信號發送距離和功率符合實驗環境應用的功率放大器，最后通過板級天線進行無線發送。

圖2 發射模塊系統框圖

在發射模塊的設計中需要考慮的要點如下：

（1） 基于系統的整體應用選擇調制方式。在本設計中選擇調制解調電路結構相對簡易、節省功耗的開關鍵控信號調制方式。開關鍵控的調制方式就是將數字“1”調制為高頻載波信號輸出；而當調制數字為“0”時，調制電路關閉從而輸出共模直流信號。在調制電路的設計實現中要重點考慮信號數據率的建立時間、輸出幅度和級間匹配以及功耗[7]。

（2） 根據無線傳輸標準的頻率和調制方式選擇載波信號產生模塊。在本設計中選擇LC型壓控振蕩器結構[8]。這是由于開關鍵控調制方式對載波信號的噪聲等性能要求不嚴格，所以可以選用低功耗的壓控振蕩器模塊代替鎖相環結構；考慮到WiFi頻段在使用器件上干擾很多，所以需要設計一定諧振頻率可調范圍以保證正常使用。在壓控振蕩器的設計中重點考慮可調諧振范圍和功耗。

（3） 根據無線傳輸標準選擇設計功率放大器模塊。在本設計中需要功率放大器有4 dBm的飽和輸出功率以滿足6 m實際應用的輸出標準。另外，為了保證調制后的信號經過功率放大器放大后包絡仍然能夠保持方波的形狀，需要功率放大器具有包含至少3次諧波甚至5次諧波的帶寬。

2.3 接收模塊電路設計

射頻主要由射頻低噪聲放大器和開關鍵控解調器組成，最后得到的CMOS信號由緩沖級緩沖輸出上位機，如圖3所示。首先通過片上集成巴倫將接收到的單端信號轉換為差分信號，然后通過兩級增益可控低噪放大結構對接收到的信號進行放大，其次采用包絡檢波電路對開關鍵控調制信號進行解調，再通過兩級輸出共模可控電流模邏輯對解調后的包絡信號進行放大，最后采用輸出電路緩沖輸出CMOS數字信號[9]。

圖3 發射模塊系統框圖

為了實現接收機在6 m的傳輸距離下可以正確接收和實現功能，接收機靈敏度是最重要和需要特殊設計的指標。為了提高整體系統的接收精度，在接收模塊的設計中需要考慮的要點如下：

（1） 采用片上集成巴倫。差分的拓撲結構有利于放大器降低噪聲，而發送的信號為單端信號，所以需要對接收到的信號進行單轉差的處理。片上集成的巴倫有利于降低噪聲放大器輸入端的阻抗匹配，從而間接提高由天線接收到放大器的輸入功率，同時減小PCB處理的難度和面積。

（2） 低噪聲放大器的低噪聲和可控增益設計。低噪聲的噪聲水平直接影響和決定了接收端的接收靈敏度。這是因為當天線接收到的信號功率比較微弱時，大的增益可以保證解調電路的功能正確；而當接收信號功率比較大時，比較小的增益又可以保證放大器的輸出范圍不超過解調電路可處理的最大飽和度。所以通過增益可控減輕了解調電路的設計要求。

（3） 解調器共模提取電路的比較設計。解調電路的增益與低噪聲放大器之間的級間匹配也極大地影響和決定了接收機的接收靈敏度；此外，由于解調電路檢波包絡為單端輸出，為了產生正確的數字碼，通常需要將其與共模幅值進行比較，而共模值的提取決定了信號輸出的占空比，也就是正誤碼，所以共模提取電路同樣是解調電路中的設計重點。

（4） CML電路和數字緩沖輸出保證防誤碼設計。數字緩沖輸出電路用于將CML放大電路輸出的模擬信號轉換為數字信號，由于CML通常為電阻負載，而電阻在實際制造中誤差比較大，所以其輸出共模值浮動比較大。而在數字轉換電路中，如果該共模值和數字電路的轉換電平不一致，就會產生誤碼。所以CML的輸出共模和一定的數字緩沖處理技術可以保證數字碼的正確輸出。

通過上面的分析，本設計中采用了兩版對比流片設計驗證高解調靈敏度的接收機實現。兩個版本的區別在于分別采用AC耦合和RC提取共模結構，在數字緩沖輸出結構中，選通開關可以控制信號通過普通方向器輸出或滯回比較器輸出。

2.4 電感的設計

通常情況下，根據射頻模塊的性能對電感的感值和品質因子有特定的設計要求，在此要求下對電感的設計可分為以下3個步驟：

（1） 電感性能建模：結合工藝分析和仿真電感的各項性能指標，本次設計選用HFSS13作為片上電感的仿真軟件；

（2） 電感參數擬合：通過構建等效電路掃描各項寄生參數，使得模型具有和建模后電感相同的參數，本設計采用ADS2008軟件對電感的參數進行擬合；

（3） 電感版圖繪制：根據建模得到的電感坐標，在Cadence版圖工具上繪制電感版圖并驗證和仿真電感的性能。

結合上面的步驟給出該電感的設計流程和結果。電感的設計指標如表1所示。

表1 開關鍵控電感負載指標要求

[內容 指標 流片工藝 SMIC18 中心頻率 2.45 GHz 電感類型 差分 電感感值 7.2 nH 品質因數（Q） >8 自諧振頻率 >15 GHz ]

在步驟（1）中，用HFSS軟件完成電感的3D模型，在空間中仿真其各項性能參數。根據SMIC18中各介質層與金屬層的介電常數、電導率、磁導率、正切損耗等工藝參數，依照其工藝文件的要求填入HFSS的層定義中，接著按工藝文件的要求把介質層畫好。根據得到的電感的設計指標，依據頻率和電感的感值確定電感的圈數，由于所需電感為7.2 nH，所以考慮選擇5圈或者6圈的電感作為模型。因為6圈的繞線比5圈具有更高的寄生電容，會導致電感Q值的下降和子諧振頻率的降低。在沒有特定面積限制的情況下優先選擇4圈。由于頂層厚金屬相對其他金屬層具有更小的方塊電阻和到地的寄生電容，因此采用它作為電感線圈。之后，繪制電感的3D模型，在定義參數時選擇電感的線間距、線寬以及內徑等數據。接著定義port并完成Analyse的設置后就可以仿真了。仿真時先掃描內徑，確定7.2 nH感值大概的范圍，然后通過改變線寬和線間距盡可能地提高Q值。最后確定內徑為70.4 μm，線寬4.14 μm，線間距為0.83 μm。

在步驟（2）中，用ADS2008軟件對電感的參數擬合。首先導出HFSS仿真完成后的參數文件。在ADS軟件中搭好差分電感的擬合電路圖，兩個需要擬合的電路圖分別為電感的參數文件和電感的雙π物理模型。這個電路的目的是通過改變雙π模型中各元件的參數使得兩個模塊的參數能夠達到一致，即兩個模塊是等效的，在仿真時可以用電感的雙π模型替換參數文件。

各個參數仿真后的擬合誤差為0.114。擬合完成后，可比較參數和雙π模型的參數結果，如圖4所示，其中為HFSS建模后的參數在Smith圓圖中的示意，為擬合后的模型的參數，可以看到和在Smith圓圖中幾乎完全重合，可以認為擬合完成。

最后，用Cadence軟件完成電感的版圖部分。首先，測量HFSS中電感各點的坐標并記錄下來。在Cadence中按照記錄的坐標值完成電感的版圖，如圖5所示。完成基本的版圖后，加入RFDEV層表示此部分為射頻原件，并通過DRC，LVS的驗證，繪制完成的版圖。

3 結 論

基于神經電信號采集和傳輸系統的應用背景下，主要的設計挑戰在于兼顧實現低噪聲、高輸入阻抗、低功耗、高精度和無線收發，本文通過對課題背景進行大量調研，主要對系統的設計要點和構架進行論述，并設計了射頻電路，解決了有線傳輸時因被測活體的束縛和痛苦情緒而產生神經信號失準等問題。

參考文獻

[1] 杜智超，張旭，劉鳴，等.低功耗高集成度CMOS神經信號放大器[J].高技術通訊，2014，24（1）：104?110.

[2] 吳朝暉，謝宇智，趙明劍，等.用于神經信號采集的高PSRR及CMRR植入式模擬前端[J].華南理工大學學報（自然科學版），2015，43（1）：15?20.

[3] 謝宏，董洋洋，姚楠，等.基于ADS1298與WiFi的腦電信號采集與傳輸系統設計[J].現代電子技術，2013，36（6）：150?153.

[4] 黃莉，張旭，關寧，等.多通道實時神經信號采集與峰電位檢測系統[J].高技術通訊，2013，23（7）：767?772.

[5] 熊波，潘強.基于小波概率神經網絡的CMOS電路IDDT診斷方法[J].艦船電子工程，2016，36（3）：112?114.

[6] 王瓊穎，張宏民，李竹琴，等.基于STM32的腦電信號采集系統設計[J].集成技術，2015（5）：54?62.

[7] 王明，李在軍，鐘維，等.基于FPGA的多功能生物電信號檢測系統[J].電子技術應用，2013，39（6）：34?36.

[8] 張子博，郝建華，孟澤，等.0.18 μm CMOS射頻低噪聲放大器設計[J].現代電子技術，2014，37（24）：98?100.

[9] 孟凡振，王錫良.用于無線傳感網絡低功耗亞閾值CMOS低噪聲放大器設計[J].微電子學與計算機，2013，30（5）：47?49.