基于FPGA的多通道高精度AD采樣系統(tǒng)設(shè)計

張 言

(西安電子科技大學(xué) 陜西西安 710071)

?

基于FPGA的多通道高精度AD采樣系統(tǒng)設(shè)計

張 言

(西安電子科技大學(xué) 陜西西安 710071)

在基于FPGA的永磁直線電機(jī)直接推力控制系統(tǒng)中，控制算法需要精確采樣永磁直線電機(jī)的三相電壓與電流，以提高控制系統(tǒng)的性能。針對這一問題，設(shè)計了一套基于FPGA的多通道高精度數(shù)據(jù)采集系統(tǒng)。詳細(xì)介紹了系統(tǒng)中三相電壓與電流的采集電路、輸入濾波電路、采樣芯片AD7606與FPGA的接口電路以及AD轉(zhuǎn)換的軟件設(shè)計。通過AD采樣程序的仿真，驗(yàn)證了采樣系統(tǒng)設(shè)計的正確性。通過實(shí)驗(yàn)檢測，證明系統(tǒng)AD采樣結(jié)果精度高、誤差小，有助于解決直接推力控制算法中電壓電流的采樣問題，提高系統(tǒng)可靠性。

采樣系統(tǒng)； AD7606； AD轉(zhuǎn)換； FPGA

0 引言

在基于FPGA的永磁直線電機(jī)直接推力控制系統(tǒng)中，需要對電機(jī)的三相電流與三相電壓進(jìn)行實(shí)時的采樣。FPGA具有出色的數(shù)據(jù)處理能力與運(yùn)行速度，有處理復(fù)雜問題能力，適用于直線電機(jī)電流環(huán)[1-2]。但是，F(xiàn)PGA不具有AD采樣的能力，所以需要設(shè)計外圍的AD多通道數(shù)據(jù)采樣電路[3-4]。AD7606是一款集成式8通道同步數(shù)據(jù)采集系統(tǒng)，采用+5 V單電源供電，可處理±5 V、±10 V真雙極性輸入信號，可實(shí)現(xiàn)16位無失碼性能，在高噪聲電源條件下也能保持這一特性?；贔PGA的多通道數(shù)據(jù)采樣系統(tǒng)由霍爾傳感器、濾波電路、AD采樣芯片、FPGA四部分構(gòu)成，F(xiàn)PGA的型號采用EP3C25Q240。

AD7606的模擬輸入有±5 V和±10 V兩種范圍，所以采集的電壓與電流經(jīng)過濾波電路以后，能直接與AD7606的模擬輸入端口相連。AD7606提供并行接口、高速串行接口和并行字節(jié)接口，可以與FPGA直接相連。本文采用FPGA與AD7606的相連，實(shí)現(xiàn)永磁直線電機(jī)三相電壓與三相電流的數(shù)據(jù)同步采樣功能，并對系統(tǒng)的AD轉(zhuǎn)換模塊的性能進(jìn)行分析與驗(yàn)證。

1 系統(tǒng)硬件電路

1.1 多通道數(shù)據(jù)采樣系統(tǒng)的整體結(jié)構(gòu)

基于FPGA的多通道數(shù)據(jù)采樣系統(tǒng)的整體結(jié)構(gòu)如圖1所示。系統(tǒng)的硬件電路按照其整體結(jié)構(gòu)逐級搭建。永磁直線電機(jī)中的三相電流電壓，經(jīng)過霍爾傳感器傳入濾波電路。經(jīng)濾波電路處理的模擬量信號，通過AD7606芯片轉(zhuǎn)換為數(shù)字信號傳入FPGA進(jìn)行算法處理，實(shí)現(xiàn)對電機(jī)的有效控制。

圖1 AD采樣系統(tǒng)的整體結(jié)構(gòu)

1.2 永磁直線電機(jī)電壓與電流的采集

為了從永磁直線電機(jī)中，采集三相電壓與三相電流，采集系統(tǒng)使用了霍爾電壓傳感器LEM_LV25P與霍爾電流傳感器LA55P，設(shè)計電路如圖2、圖3所示?；魻栯娏鱾鞲衅靼凑栈魻栃?yīng)原理制成，對安培定律加以應(yīng)用，將直線電機(jī)的導(dǎo)線穿過電流霍爾的線圈，在載流導(dǎo)體周圍產(chǎn)生一正比于該電流的磁場?；魻柶骷鶕?jù)電流產(chǎn)生磁場的大小，來測量系統(tǒng)采樣電流的大小。霍爾電壓傳感器與霍爾電流傳感器的原理相似，且都由±12 V的電源供電。傳感器采樣所得的電流信號，經(jīng)過采樣電阻，RC濾波電路，進(jìn)入輸出端。此電壓電流采集電路的輸出為電壓信號，直接接入AD采樣濾波電路。

圖2 霍爾電流采樣

圖3 霍爾電壓采樣

1.3 AD7606采集系統(tǒng)濾波電路

經(jīng)過電流和電壓霍爾傳感器輸出的模擬量信號一般為±10 V或者±5 V的電壓信號。為了使數(shù)據(jù)采集系統(tǒng)具有通用性，并且提高其精確性和穩(wěn)定性，在模擬電路的輸入端需設(shè)計一個濾波隔離電路，如圖4所示。

圖4 采樣電路

圖4是AD7606采集濾波電路6路模擬輸入通道中的一路。電路是一個由雙運(yùn)算放大器LM358構(gòu)成的同向比例放大器。LM358由±12 V的電源供電，具有兩個輸入通道。R2與R4為輸入端的分壓電阻，使得R2與R4之間的電壓為輸入的二分之一。在由LM358構(gòu)成的同向比例運(yùn)算放大器中，合理調(diào)整輸入分壓電阻與反饋電阻阻值之間的比值關(guān)系，能確定電壓信號的放大倍數(shù)。同向比例放大器起到的作用是輸入與輸出信號的隔離以及高頻濾波。通過在反饋電阻R5上并聯(lián)電容C1，濾除高于截止頻率的高頻信號，減少噪聲干擾。

1.4 AD7606硬件電路

AD7606外圍電路以及與FPGA的接口電路如圖5所示。+5 V的電源經(jīng)過去耦電容連接到AD7606的4個VCC電源引腳；V_DRIVE引腳接到FPGA的供電電源，使兩者的接口電平兼容；從AD采集電路輸出的模擬量信號接入AD7606的V1-V8引腳；轉(zhuǎn)換輸出的數(shù)字信號DB0-DB15接到FPGA的通用I/O口；AD7606的其他功能引腳，BUSY、nRD、nCS、RESET、CONVSTAB分別與FPGA的普通I/O口相連接[5-6]。

圖5 AD7606外圍電路

2 系統(tǒng)的軟件設(shè)計

2.1 AD7606的工作原理

并行模式下基于AD7606的電壓/電流數(shù)據(jù)采集系統(tǒng)進(jìn)行AD轉(zhuǎn)換時讀取數(shù)據(jù)的時序如圖6所示。首先給AD7606的RESET引腳一個高電平的脈沖信號，高電平脈沖將AD7606復(fù)位，然后給AD7606的CONVSTA、CONVSTB引腳一個低電平的脈沖信號，啟動AD轉(zhuǎn)換，AD7606的BUSY引腳變?yōu)楦唠娖?，開始AD轉(zhuǎn)換的過程；當(dāng)AD轉(zhuǎn)換結(jié)束以后，AD7606的BUSY引腳自動變?yōu)榈碗娖?，對AD7606進(jìn)行讀操作，讀取并行數(shù)據(jù)總線上的數(shù)據(jù)。AD7606可以所有8路模擬輸入通道進(jìn)行同步采樣[7]。當(dāng)兩個CONVST引腳連接在一起的時候，所有通道同步采樣。BUSY信號的下降沿用來使所有8個采樣保持放大器返回跟蹤模式。BUSY下降沿還表示，現(xiàn)在可以從并行總線DB[15：0]讀取8個通道的數(shù)據(jù)。

圖6 工作時序圖

2.2 軟件的基本結(jié)構(gòu)

在Quartus II軟件中，測試軟件的基本框架由圖7所示。頂層程序ad706test.v定義了FPGA與AD7606模塊以及串口接受發(fā)送的信號輸入輸出，實(shí)例化3個子程序。第一個子程序是AD數(shù)據(jù)采集程序ad7606.v，根據(jù)AD7606的時序，采集8路模擬AD信號轉(zhuǎn)化后的16 bit的數(shù)據(jù)。程序先發(fā)送CONVSTAB信號給AD7606啟動AD轉(zhuǎn)換，等待BUSY信號為低后，依次讀取AD通道1到通道8的數(shù)據(jù)。第二個程序是AD數(shù)據(jù)的電壓轉(zhuǎn)換程序volt_cal.v。程序先把AD數(shù)據(jù)采集程序采集來的16 bit的數(shù)據(jù)，Bit[15]轉(zhuǎn)換為正負(fù)符號，Bit[14：0]先通過公式轉(zhuǎn)化為電壓值，將十六進(jìn)制的電壓值轉(zhuǎn)化為20位的BCD碼。AD電壓換算(1LSB)=5 V/32758=0.15 mV。第三個子程序是串口發(fā)送程序，定時通過uart發(fā)送8路的電壓數(shù)據(jù)到PC，串口發(fā)送時鐘通過50 MHZ的分頻得到，發(fā)送波特率為9 600 bps。

圖7 軟件框架

3 程序仿真以及系統(tǒng)測試

3.1 程序仿真

在Quartus II軟件中，進(jìn)行AD轉(zhuǎn)換程序的編寫、調(diào)試與仿真。圖8為AD轉(zhuǎn)換程序的仿真時序圖。

3.2 AD采集系統(tǒng)測量精度的測試

通過外加電壓和高精度的電壓表的測量比較，AD7606實(shí)際測量精度在-5 V～+5 V的電壓輸入范圍內(nèi)高達(dá)0.5 mV內(nèi)。表1為8個通道對4個模擬電壓的測試結(jié)果。第一列基準(zhǔn)電壓為電壓表測量的數(shù)據(jù)，后面8列為AD7606的轉(zhuǎn)換結(jié)果。如表1。

圖8 仿真時序圖

表1 實(shí)驗(yàn)數(shù)據(jù)

由實(shí)驗(yàn)可以得出，AD7606的測量誤差在0.5 mV以下，用此進(jìn)行多通道的AD采樣精度高、誤差小。

4 結(jié)束語

針對直線電機(jī)直接轉(zhuǎn)矩控制系統(tǒng)中，三相電壓與三相電流的采集問題，設(shè)計了AD7606多通道采樣的硬件電路與AD轉(zhuǎn)換程序，并且通過與電壓表測出數(shù)據(jù)的比較，分析AD轉(zhuǎn)換的性能。測試結(jié)果表示，系統(tǒng)AD采樣結(jié)果精度高、誤差小，有助于解決直接推力控制算法中電壓電流的采樣問題，提高系統(tǒng)可靠性。

[1] 阮毅，陳伯時. 電力拖動自動控制系統(tǒng)——運(yùn)動控制系統(tǒng).第4版[M].北京：機(jī)械工業(yè)出版社, 2010：20-42.

[2] 賀秋實(shí), 郝國法, 錢龍. 基于FPGA的高速AD轉(zhuǎn)換[J]. 電子設(shè)計工程, 2012(8)：122-124.

[3] 黃莎莎. 基于FPGA的高速AD相位采集系統(tǒng)研究[D].西安：西安電子科技大學(xué), 2013：4-11.

[4] 陶海軍, 張一鳴, 曾志輝. 基于AD7606的多通道數(shù)據(jù)采集系統(tǒng)設(shè)計[J]. 工礦自動化, 2013(12)：110-113.

[5] 齊紅濤, 蘇濤. 基于FPGA的高速AD采樣設(shè)計[J]. 航空兵器, 2010(1)：35-39.

[6] 蘇銳. 基于FPGA的高速AD7903驅(qū)動設(shè)計與實(shí)現(xiàn)[J]. 電子制作, 2016(12)：8-9.

[7] 周東杰, 高傳發(fā), 王振華. 基于FPGA+AD7606的電力線監(jiān)測系統(tǒng)的設(shè)計[J]. 微計算機(jī)信息, 2012(9)：210-211.

[責(zé)任編輯：李娟]

Design of Multi-channel High Precision AD Sampling System Based on FPGA

ZHANG Yan

(Xidian University, Xi'an 710071, China)

In the direct thrust control system of permanent magnet linear motor based on FPGA, the control algorithm needs to accurately sample the three-phase voltage and current of permanent magnet linear motor, in order to improve the performance of the control system. In view of this problem, a data collection system with multi-channel based on AD7606 is designed. Design of the three-phase voltage and current acquisition circuit, input filtering circuit, interface circuit between FPGA and AD7606, AD conversion program of the system are covered in the paper. The function of the program is verified by the simulation. Voltage test result shows that AD conversion result has high precision and small error, and it greatly improves the reliability of the thrust control system.

sampling system; AD7606; AD conversion; FPGA

2017-04-05

張 言(1993-),男,主要研究方向:控制系統(tǒng)

TP 274.2

A

1672-2434(2017)03-0020-04