基于DDS芯片AD5930信號發生器的設計與實現

劉 頡，崔華義，于金花，常 哲，呂九紅，張 爽，高 超，李 琦

（國家海洋技術中心，天津 300112）

基于DDS芯片AD5930信號發生器的設計與實現

劉 頡，崔華義，于金花，常 哲，呂九紅，張 爽，高 超，李 琦

（國家海洋技術中心，天津 300112）

提出一種以直接數字合成（DDS－Direct Digital Synthesis）技術為基礎的信號發生器的設計。采用單片機MSP430F149控制DDS芯片AD5930產生信號頻率范圍可調的正弦信號，同時通過16位DA芯片AD5662實現信號幅度調節。該信號發生器控制方便靈活，電路結構簡單，同時具備低功耗和低成本的特點，具有非常廣闊的應用前景。

信號發生器；DDS；AD5930；MSP430F149；幅度調節

信號發射器是產生波形信號的重要設備，也是海洋聲學儀器設備的重要組成部分，它能夠按照要求輸出各種波形信號和采集相關測量傳感器的數據，用于海洋聲學觀測和目標探測。市場上成型的信號發生器，產生信號形式豐富，但體積較大，難以直接用于海洋儀器，研發基于DDS芯片的信號發生器是海洋聲學儀器設備的重要過程之一。

研發的用于海洋聲學儀器設備的信號發生器應具有信號長度、幅度、頻率范圍可調節功能，并具有繼電器/空氣開關輸出控制功能。

1 信號發生器的硬件設計

1.1 信號發生器的硬件電路

信號發生器硬件結構框圖如圖1所示，信號發生器主要由信號產生電路、幅度調節電路、控制電路、數據存儲電路、開關控制電路、電源電路、電源控制電路、串口分配電路、電子羅盤和壓力傳感器等組成。

可編程掃頻和輸出觸發脈沖波形發生器AD5930的芯片工作電壓范圍是-0.3～6 V，本電路選用3.3 V模擬和3.3 V數字電源來供電；參考電壓引腳可以設置為輸入引腳，最大輸入的參考電壓為1.3 V，本設計采用的是芯片內部參考電壓1.18 V。

數字頻率合成芯片為20引腳封裝，包括控制輸入(FSYNC)、中斷(INTERRUPT)、下電(STANDBY)、數字輸入(CTRL)、串行時鐘(SCLK)、串行數據輸入(SDATA)和數字時鐘(MCLK)等控制引腳。設計采用單片機來負責芯片的工作模式設定，并將頻率控制字在串行輸入芯片。AD5930與單片機的連接如圖1所示。

圖1 信號發生器硬件結構框圖

通過滿量程調整控制引腳(FSADJUST)來調整輸出電流的大小，FSADJUST引腳外接電阻RSET與輸出電流的關系如公式(4)所示。可以通過調整電阻來控制輸出電壓在后級輸入電壓范圍內[1]。

在本設計中，FSADJUST連接到AD5662的電壓輸出Vout，則滿量程電流為：

單片機通過改變AD5662的Vout將改變滿量程電流，從而改變DDS器件的電壓輸出。

采用2線的串行EEPROM AT24C512作為數據存儲器，存儲容量512K (65,536×8)bits，AT24C512的串行時鐘(CLK)和串行數據輸入(DATA)引腳與單片機的I/O端口連接，由單片機控制完成AT24C512的讀寫操作。

MSP430F149有兩個串口，串口1通過調制解調器與上位機連接；串口0通過CD4052擴展為4路串口，可分時采集4路傳感器。本設計接入壓力傳感器和電子羅盤，并預留兩路傳感器接口，方便擴展。

壓力傳感器為MPM4700型智能液位變送器，采用RS485接口；電子羅盤為TCM2.5，采用RS232接口；傳感器的供電電壓為5 V，傳感器電源由單片機控制，不使用時關閉，降低系統功耗；單片機分時采集存儲傳感器數據，獲得拖曳體深度和姿態數據，并定時將測量數據傳送到上位機。

1.2 直接數字合成芯片AD5930

直接數字頻率合成(DDS)是一種新的頻率合成技術，由于其應用在數字領域優點突出，所以近些年發展迅猛，并且已經成為信號源主流。如圖2所示，DDS主要由頻率控制字寄存器、相位累加器、相位幅度轉換查找表、D/A轉換器及低通濾波器(LPF)構成[2]。

圖2 DDS的基本原理框圖

頻率控制字和CLK為DDS的關鍵輸入量。當DDS開始工作時，每來一個時鐘，相位累加器就完成一次累加，并把累加結果保存在相位寄存器中，同時輸出給相位幅度轉換查找表。相位幅度轉換查找表的任務是把輸入的相位按照查找表方式計算出它的幅度，然后再由D/A轉換器完成數模轉換，在輸出端可以得到一個連續的模擬信號。

CLK的頻率為fc，頻率控制字的值M決定輸出的頻率fout：

相位寄存器的位數N越高，輸出頻率的分辨率就越高，當M的位數為N時，DDS的頻率分辨率Δf為：

使用DDS可以很方便地產生正弦波、三角波、方波等多種簡單信號和調頻、調相等調制信號。DDS相對于傳統信號源具有信噪比高、穩定度好、功耗低、使用靈活、控制模式多以及可擴展性好等優點。DDS的輸出信號改變方便，并且跳頻速率特別快。

本方案設計所選芯片是AD公司的AD5930。AD5930是可編程掃頻和輸出觸發脈沖波形發生器。該芯片區別于其他系列產品的特點是專門為掃頻設計的，它不需要其他輔助器件就可以完成可編程掃頻。AD5930功耗較低，適合便攜設備使用。這款器件采用支持增強型頻率控制的嵌入式數字處理技術，能夠生成合成的模擬或數字頻率步進波形；采用預先編程的頻率配置文件可以避免連續的寫周期，從而釋放了重要的DSP/微控制器資源；波形從已知相位開始，并可以連續地增加相位，因此能夠輕松的確定相移。

AD5930可以產生正弦波、三角波和方波輸出，并且有3種工作模式，控制靈活。對器件進行編程時，用戶需要輸入起始頻率、頻率步進、增量數量，以及器件在各頻率點停留的時間間隔。頻率配置文件可通過切換CTRL引腳來啟動。該器件提供多種不同的掃描方式。頻率以三角掃描模式步進來連續上下掃描整個頻率范圍，或以鋸形掃描模式向上掃描，但再次發起掃描之前會返回到初始頻率。此外，無需執行任何掃描，也可產生單個頻率或突發。

AD5930通過三線式串行接口寫入數據，能夠在高達40 MHz的時鐘速率下工作。器件采用2.3～ 5.5 V電源供電，工作電流僅為8 mA，AD5930為波形發生器提供了方便的低功耗解決方案。并具有待機功能，能夠關斷器件中沒有使用的部分，關斷模式功耗僅為20 μA[2]。1.3 MSP430F149

圖3 AD5930功能結構圖

選用MSP430F149單片機作為CPU。

MSP430Flx系列單片機功耗極低，在1 MHz時鐘條件下，工作電流根據工作模式不同分別為0.1～400 μA，工作電壓為1.8～3.6 V；并具有6種工作模式，分別為正常工作模式以及5種低功耗模式[3-4]。MSP430F149芯片有豐富的片上外圍模塊，從P1到P6共有48個I/O端口[4]。

1.4 DA芯片AD5662

AD5662是一款低功耗、單通道、16位、緩沖電壓輸出DAC，掉電模式的功耗200 nA（3 V）。圖4是AD5662的結構圖[5]。

圖4 AD5662的結構圖

DAC的輸入編碼為直接二進制，理想輸出電壓為：

式中：D是載入DAC寄存器的二進制編碼的十進制等效值。

AD5662的3線串行接口(SYNC、SCLK和DIN)與MSP430F149的I/O接口連接。AD5662的電壓輸出Vout與AD5930的FSADJUST引腳連接，調節AD5930的輸出信號幅度。

2 信號發生器的軟件設計

信號發生器根據上位機設置的參數，首先通過I2C總線設置AD5662的輸出電壓，然后設置DDS芯片AD5930的寄存器，最后通過其輸出端口輸出。

2.1 系統程序框圖

系統程序框圖如圖5所示，信號發生器按照上位機指令進行相應的操作，同時定時采集存儲傳感器數據，并上傳到上位機。為及時響應上位機的命令，串口1采用中斷模式工作。

圖5 系統程序框圖

上位機控制軟件可以設置發射信號脈沖長度、脈沖幅度、脈沖個數、脈沖間隔、脈沖組間隔，信號發生器存儲參數并按照該參數輸出脈沖信號。

2.2 DDS信號輸出

2.2.1 AD5930的寄存器 單片機通過控制AD5930的控制寄存器、起始頻率寄存器、頻率增量寄存器和跳頻數量寄存器實現不同信號的輸出。AD5930的寄存器地址如表1[2]。

2.2.2 AD5930的工作模式選擇 AD5930的使能和控制掃頻模式靈活，分為3種：即自動(頻率)增量，自動觸發脈沖控制；外部增量，自動觸發控制。外部增量，外部觸發脈沖控制。

2.2.3 AD5930的寫控制字時序 AD5930的控制引腳分為串行時鐘輸入(SCLK)、串行數據輸入(SDATA)、幀同步信號(FSYNC)、數字輸入信號(CTRL)和數字時鐘信號(MCLK)。其中FSYNC為幀同步和使能信號，FSYNC置0后，串行時鐘在SCLK的下降沿輸入到移位寄存器中，16個SCLK的下降沿后FSYNC置l；或者有多個16位字寫入，FSYNC可以一直置0，直到最后一個字寫完再拉高，本設計采用后一種方法。圖6為AD5930控制時序[2]。

表1 AD5930的寄存器地址

圖6 AD5930控制時序

2.3 DA芯片AD5662

AD5662的3線串行接口(SYNC、SCLK和DIN)與單片機I/O口連接，典型寫序列的時序圖參見圖7,圖7為AD5662串行寫入操作[6]。

圖7 AD5662串行寫入操作

寫序列通過將SYNC置為低電平來啟動。來自DIN的數據在SCLK的下降沿進入AD5662的24位移位寄存器。

AD5662具有4種獨立的工作模式，在不使用時可以將芯片設置為掉電模式，也節省電源。這些模式可通過軟件編程，設置控制寄存器中的兩位進行選擇。表2列出了這些位的狀態與器件工作模式的對應關系。

表2 AD5662工作模式

3 信號發生器的測試結果

信號發生器按照上位機軟件的命令，設置AD5930的寄存器，實現信號輸出。圖8為上位機控制軟件，圖9為信號發生器輸出波形。

圖8 上位機控制軟件

圖9 信號發生器輸出波形

4 總結

本文介紹了一種基于DDS技術的動態信號發生器，DDS芯片選用AD公司的AD5930，控制芯片為單片機MSP430F149，通過AD5662實現幅度調節。該信號發生器控制方便，電路結構簡單，同時具有低功耗、可靠性強以及成本較低等特點，具有較高的應用價值和廣泛的應用前景。

在輸出頻率不是很高時，可以適當降低DDS芯片的工作頻率，改用頻率較低的晶振，這樣不但可以降低系統功耗，還可以減少電磁輻射。

在輸出幅度精度要求不高的場合，可以選用帶DA輸出的單片機，例如可選用MSP430F1611，器件本身帶兩路12位DA輸出，這樣可以省去DA芯片AD5662，降低電路的復雜程度。

[1]AnalogDevices．用于AD9834波形發生器(DDS)的幅度控制電路［EB/OL］.2015.http://www.analog.com/zh/index.html.

[2]AnalogDevices．Programmable FrequencySweep and Output Burst WaveformGenerator AD5930［EB/OL］．2015.http://www.analog. com/zh/index.html.

[3]TI.MSP430x13x,MSP430x14x,MSP430x14x1MixedSignalMicrocontroller［DB/OL］.2015.http://www.ti.com.cn/product/cn/msp430f149.

[4]沈建華，楊艷琴.MSP430超低功耗單片機原理與應用［M］.北京：清華大學出版社，2013

[5]AnalogDevices.AD5620_5640_5660_CN.pdf［EB/OL］.2015.http://www.analog.com/zh/index.html.

[6]AnalogDevices.DDS_Faq_cn.pdf（DDS常見問題解答）［EB/OL］.2015.http://www.analog.com/zh/index.html.

Design and Implementation of the Signal Generator Based on the DDS Chip AD5930

LIU Jie,CUI Hua-yi,YU Jin-hua,CHANG Zhe,LV Jiu-hong,ZHANG Shuang,GAO Chao,LI Qi
National Ocean Technology Center,Tianjin 300112,China

A design of signal generator is proposed based on the Direct Digital Synthesis (DDS)technique.The adjustable frequency and range of the Sinusoidal signals are generated by a DDS chip AD5930,which is controlled by the single chip MSP430F149.Meanwhile,amplitude adjustment is realized through the 16 digits DA chip.This signal generator with simple circuit structure can be controlled conveniently and flexibly.It also has the advantages of low power consumption and low costs,which will be very useful in practical usage and have a broad prospect of application.

signal generator;DDS;AD5930;MSP430F149;amplitude adjustment

TP212.9

A

1003-2029（2017）03-0068-05

10.3969/j.issn.1003-2029.2017.03.013

2015-08-31

劉頡（1968-），男，高級工程師，主要從事海洋環境觀測方面研究。E-mail：Liu1968Jie@sina.com