單粒子仿真方法研究

李若飛，胡長清

（中國電子科技集團公司第四十七研究所，沈陽110032）

單粒子仿真方法研究

李若飛，胡長清

（中國電子科技集團公司第四十七研究所，沈陽110032）

在宇航級器件的設計過程中，主要考慮單粒子效應和總劑量效應。隨著工藝尺寸的不斷縮小，總劑量效應變得越來越不明顯，而單粒子效應變得越來越顯著。對于CMOS電路，單粒子效應主要包括單粒子鎖定和單粒子翻轉，防止單粒子鎖定的方法非常成熟，單粒子翻轉效應的研究是現今抗輻照研究的主流。評估單粒子效應的方法主要是實驗方式，實驗評估單粒子效應雖然準確，但是機時少，費用高，實驗周期長，給項目研制過程造成很大障礙，因此非常有必要開展單粒子仿真技術研究。提出一種以Hspice電路網表為基礎的單粒子效應評估方法，此方法采用脈沖電流模擬單粒子產生的效果，通過此方法可以有效模擬單粒子現象，并找到電路的設計敏感點，有效指導設計。

抗輻照；單粒子翻轉；單粒子閉鎖；比較器；仿真；沖擊能量；單粒子效應

1 單粒子效應概述

運行在宇宙空間中的各類人造衛星、空間探測器等航天器的微電子器件都會受到來自空間的宇宙射線以及頻譜范圍較寬的電磁輻射影響，并產生不同程度的損傷。除了天然的輻射環境外，核武器爆炸所產生的輻射也會對各類電子系統及電子元器件構成嚴重威脅[1]。為了增強關鍵電子系統和武器系統中電子設備的抗核輻射能力，提高它們的生存能力，世界上許多國家都在致力于輻射對微電子器件的影響以及抗輻射加固技術等方面的研究。

目前，在宇航級器件設計過程中，主要考慮單粒子效應（SEE，Single Event Effect）和總劑量效應（TID，Total Ionizing Dose）對芯片造成的影響。隨著工藝進步，總劑量效應對芯片的影響在減小，有數據表明，當柵氧厚度小于10nm時，就可以不考慮總劑量效應引起的閾值電壓漂移現象[2]，而當前標準0.18微米CMOS工藝下柵氧的平均厚度已經達到了3.8nm。隨著氧化層以及硅界面質量的提高，總劑量效應對體硅下CMOS電路的影響將越來越小。而隨著工藝尺寸的下降，單粒子效應影響將越來越嚴重。

據有關資料統計表明[3]，自1971年至1986年，國外發射的39顆同步衛星，因各種原因造成的故障共1589次，其中與空間輻射有關的故障有1129次，占故障總數的71%。而在輻射造成故障中，由單粒子效應造成的故障有621次，占輻射總故障的55%。我國發射的航天器也發生過類似的故障。空間輻射環境中的高能質子、中子、α粒子、重離子等都能導致航天器電子系統中的半導體器件發生單粒子效應，嚴重影響航天器的可靠性和壽命。因此，開展單粒子效應研究刻不容緩。

2 單粒子效應理論模型

單粒子效應是指高能帶電粒子在穿過微電子器件的靈敏區時，沉積能量，產生足夠數量的電荷，這些電荷被器件電極收集后，造成器件邏輯狀態的非正常改變或器件損壞，它是一種隨機效應。除了空間高能粒子以外，各種核輻射、電磁輻射環境也是造成單粒子效應的主要原因。單粒子效應本身涉及的器件面較廣，效應也是多樣的。盡管注入器件的粒子是大量的，但由于這種效應是單個粒子作用的結果，通常稱為單粒子效應，也叫單粒子事件。隨著單粒子效應研究的不斷深入，新器件的不斷應用，新現象的不斷出現，單粒子效應分類越來越細。表1給出了目前已經明確定義的單粒子效應類型[4]。

單粒子燒毀主要發生在功率MOSFET和雙極功率晶體管中，單粒子柵穿主要出現在功率MOSFET、EEPROM以及非揮發性SRAM寫入和擦除過程中。對于數模混合電路，模擬電路的瞬態可能導致數字電路的翻轉。

表1 單粒子效應分類

單粒子效應產生的物理機理主要是粒子與物質發生下列四種作用：①與核外電子發生非彈性碰撞；②與原子核發生非彈性碰撞；③與原子核發生彈性碰撞；④與核外電子發生彈性碰撞[5]。

以一個CMOS結構的反相器為例，詳細說明輻射環境中的粒子在穿透硅襯底后對硅材料產生的影響，如圖1所示為單粒子在CMOS反相器中作用的示意圖。當輸入A=1時，PMOS截止，NMOS導通，此時PMOS的漏端為敏感點，單粒子會在此位置產生對電源的脈沖；當輸入A=0時，PMOS導通，NMOS截止，此時NMOS的漏端為敏感點，單粒子會在此位置產生對地的脈沖。

3 評估單粒子效應的方法

一般來說，評估單粒子翻轉對芯片的影響可以通過實驗或者模擬的方法。實驗方法也分為在軌實驗和地面實驗，在軌實驗是指發射專用的衛星統計單粒子效應對芯片的影響；而地面實驗則通過專門設備產生空間輻射環境中存在的粒子并轟擊芯片中，然后對芯片的輸出進行實時監測從而統計單粒子效應對芯片的影響[6]。實驗方法貼近真實物理環境，可以得到很準確的結果，但是需要非常昂貴的成本和花費較多的時間。

圖1 單粒子在CMOS反相器中作用示意圖

對單粒子翻轉的模擬可以通過多種方法完成，具體來說主要有以下幾種：①基于系統級的模擬；②計算錯誤傳播概率的軟錯誤評估；③基于器件級的仿真；④基于晶體管的電路級仿真；⑤基于器件-電路級的混合仿真；⑥基于基本邏輯門的電路級模擬等。

基于系統級及電路級，主要是用來尋找電路薄弱點，對于數字電路的設計有一定指導意義。現在對單粒子翻轉的模擬方法主要集中在器件級和晶體管電路級，現在國外對器件級的仿真一般都基于精度較高的三維模型進行單粒子翻轉仿真。對于晶體管的電路級仿真，一般是先對單粒子翻轉建立電流脈沖注入模型，然后通過該模型在電路SPICE網表的節點中注入脈沖電流，從而對單粒子翻轉進行模擬[7]。器件級仿真需要先用TCAD軟件建立器件模型，在實際應用中可行性不高，而電路級仿真非常適合在電路設計中應用。本評估方法采用基于Spice網表的器件級仿真。

4 單粒子入射量化模型

入射粒子對器件損傷的強弱通常用線性能量傳輸（LET，Linear Energy Transfer）來表示，確切的說，LET表示的是入射粒子在單位長度上淀積的能量，再除以硅的密度，LET值用密度歸一化，單位變為MeV·mg-1·cm2。

一對電子—空穴對帶有3.6eV電荷，因此

對在硅材料中，單粒子效應在單位長度上產生的電子—空穴對為：

根據Mark P.Baze等人的“A Digital CMOS Design Technique for SEU Hardening”中的描述單粒子入射后產生的電荷與LET值的關系。

LETEST=96.608×Qcrit(pC)/LEST(μm)

LEST:估計電荷收集長度，單位μm。

LETEST：輻射的線性能量傳輸，單位MeV·cm2/mg。

Qcrit:電荷量，單位pC。

北 京 源 LET=37.3，Si中 射 程 30.8μm，即LEST=30.8μm，單粒子翻轉37MeV·cm2/mg，對應的Qcrit=11.86pC。

通過實驗及論文顯示，單粒子的入射能量不會大于11.86pC，因此可以以此為設計邊界進行單粒子特性仿真。

5 單粒子效應仿真

為考察電路在輻射環境下的表現和加固電路的設計效果，目前常見的方法是采用電流源作為單粒子對電路的影響模型[4]，采用HSPICE來模擬SEE對電路的影響。

式（4）是文獻[8]給出的電流源表達式，其中T是和晶體管模型及離子能量吸收(LET)有關的常量，且P管和N管的值不同，t是時間變量。針對文中所采用的0．5μm柵寬和5V工作電壓，根據文獻[4]所述，式(1)中的 T：對于 P 管 T=116ps，N 管 T=164ps。為了仿真方便，對于N管、P管采用相同電流源T=140ps。圖2給出建模后的單粒子電流源模型（隨著時間變化電流變化），其具體Hspice設置如下：

IXX (AB)isource type=exp val0=0 val1=40.00m td1=0.000005u tau1=30p td2=0.00014u tau2=200p

經計算其代表的能量為12.19pC。

圖2 單粒子電流源模型波形

絕大部分設計抗輻射電路的工程師都了解單粒子效應的結果就是產生一個瞬態的電流脈沖，但該脈沖的寬度和高度該如何確定，它們與粒子能量或者LET之間是一個什么關系，包括三大EDA廠商在內的絕大部分公司的電路模擬軟件都無法給出科學的合理解決方案。當然這還與具體的工藝流程參數有很大關系，相同特征尺寸不同廠家所制造出的芯片抗單粒子效應的能力在很大程度上也是不同的。針對同一工藝需要多次校準才可以得到準確的仿真模型。因此我們采用在關鍵節點注入不同能量的電流源，記錄相應響應，再與實驗現象進行擬合，在同一工藝下可以得到比較準確的仿真模型，為可以給在其他工藝上的電路設計提供一定的指導意義。采用的電流源如表1所示。

表1 仿真中用的電流源

以比較器為例分析仿真具體方法，采用兩種結構的比較器進行分析。具體方法為在比較器輸入端輸入方波信號，在各節點根據節點電壓加入單粒子電流源，通過仿真發現每個電路的關鍵點記為KN（N=1,2,3……）。

如圖3所示為比較器一的電路圖，比較器一的第一關鍵點出現在K1處Bipolar CB結沖擊，第二關鍵點出現在K1處PMOS,第三關鍵點出現在K2點PMOS處，第四關鍵點出現在K3點PMOS處，第五關鍵點出現在K4點PMOS處，第六關鍵點出現在K5點PMOS處。表2記錄了不同的沖擊能量沖擊關鍵點時，輸出產生的翻轉脈寬。

圖3 比較器一電路圖

表2 比較器一各關鍵節點對不同沖擊能量的響應

圖4為比較器二的電路圖，比較器二的主體結構由兩個單級差分開環運放構成，加入一個正反饋來調節第一級差分運放的負載進而通過改變比較閾值引入遲滯效應。此電路的關鍵點出現在K1點PMOS的單粒子效應。K1點NMOS的單粒子效應及K2點NMOS、PMOS的單粒子效應對后面而言都不是問題。表3記錄了不同的沖擊能量沖擊關鍵點時，輸出產生的翻轉脈寬。

從上述分析看，比較器一比比較器二的關鍵節點要多，在同等能量電流脈沖的沖擊下比較器二的響應明顯好過比較器一。經過試驗驗證，比較器一在Cl離子沖擊（LET=12.9MeV·cm2/mg）下已經有單粒子現象發生，如圖5所示，并引起了后面電路的單粒子翻轉，在 Ti離子沖擊（LET=21.8MeV·cm2/mg），比較器出現頻繁的單粒子現象，如圖6所示。而比較器二在Ge離子沖擊（LET=37MeV·cm2/mg）也沒有看到單粒子現象。試驗證明比較器的二抗單粒子特性要優于比較器一，與仿真結果一致。

表3 比較器二各關鍵節點對不同沖擊能量的響應

圖4 比較器二電路圖

圖5 Cl離子沖擊下比較器一特性

圖6 圖6 Ti離子沖擊下比較器一特性

6 結束語

經過單粒子仿真分析，采用指數電流的方法，其關鍵在確定電流源能量上，因此后續需要在不同的能量下采集出單粒子現象，并與仿真進行擬合，最終得到此工藝下不同離子能量對應的電流源，以便指導后續設計。

[1] J.V.Osborn,R.C.Lacoe,D.C.Mayer,G.Yabiku.Total dose hardness of three commercial CMOS microelectronics foundries[J].IEEE Trans.Nucl.Sci.1998:1458-1463.

[2] Hughes,H.L.,Benedetto,J.M.Radiation effects and hardening of MOS technology:devices and circuits[J].IEEE Trans.Nuclear Science:500-521.

[3] 王長河.單粒子效應對衛星空間運行可靠性影響[J].半導體情報，1998，35(1):1-8.Wang.Changhe，The Effect of single particle effect on the reliability of satellite space operation[J].Semiconductor Information,1998,35(1):1-8.

[4] 賀朝會.單粒子效應的研究現狀和動態[J].中國科技論文在線 1996，36(4):5～9 He.Chaohui,Resecarch status and dynamics of single particle effect[J].Chinese science and Technology Papers Online,1996，36(4):5-9.

[5] P.S.Winokur,K.G.Kerris,and L.Harper,Predicting CMOS inverterresponse in nuclear and space environments[J].IEEE Trans.Nucl.Sci.1983:4326-4332.

[6] P.Eaton,J.Benedetto,D.Mavis,K.Avery,M.Sibley,M.Gadlage,T.Turflinger.Single event transient pulse width measurements using a temporal latch technique[J].IEEE Trans.Nucl.Sci.,2004,51(6):3365-3368.

[7] M.R.Shaneyfelt,J.R.Schwank,D.M.Fleetwood,and P.S.Winokur,Effects of irradiation temperature on MOS radiation response[J].IEEE Trans.Nucl.Sci.1998:1372-1377.

[8] Hazucha P Svensson C:Impact of CMOS technology scaling on the atmospheric neutron soft error rate[J].IEEE Trans.Electron Devices,1990:1467-1476.

Study on Single Event Effect Simulation

Li Ruofei，Hu Changqing
（The 47th Research Institute of China Electronics Technology Group Corporation,Shenyang 110032,China）

In the design process of aerospace-grade devices,the main consideration is SEE and TID.As the process dimension is decreased continuously,total dose effect is getting more unobvious,but single event effect becomes more serious.For CMOS circuit,single event effect(SEE)includes Single Event Latchup(SEL)and Single Event Upset(SEU).The method of avoiding SEL is mature,so SEU is the key point in anti-radiation study.Now,the experiments are mainly used for SEU evaluation,which are accurate but have less machine time and more cost,so it is necessary to carry out single event effect simulation technology.The evaluation method for single event effect,based on Hspicenetlist,employing the effect generated by pulse current simulating SEE,is proposed in this paper,which is effective and can guide design.

Radiation-hardened；SEU(Single Event Upset)；SEL(Single Event Latchup)； Comparator；Simulation；Impact energy；Single event effect

10.3969/j.issn.1002-2279.2017.03.002

TN495

B

1002-2279-（2017）03-0008-05

李若飛（1984-），男，遼寧省沈陽市人，工程師，主研方向：集成電路設計。

2016-07-22