基于DSP與光纖傳輸的圖像處理平臺設計

曹文喆

摘要：數據傳輸的快慢和處理時間的長短是實時圖像處理系統的瓶頸問題，本文針對這些問題開展高速圖像處理平臺的研究，設計一套基于DSP處理器以及光纖傳輸的圖像處理平臺，實現數據在DSP與FPGA以及外接相機之間準確、高效、可靠的傳輸，滿足復雜圖像處理算法對硬件處理平臺的運行需求。

關鍵詞：TMS320C6678；圖像處理；光纖傳輸

中圖分類號：TN253 文獻標識碼：A 文章編號：1007-9416（2017）06-0198-02

1 引言

隨著高幀頻、高分辨率成像傳感器在光電跟蹤系統上的廣泛應用，對圖像處理系統性能要求越來越高[1]。特別是在復雜背景下的圖像處理算法，所消耗的時間和軟硬件資源比較多，使得采用原來的單核DSP處理器的圖像處理系統的性能明顯不足。為了保證圖像處理的實時性，能夠快速的獲取圖像脫靶量信息，應盡量減小傳輸延時，提高處理效率[2]。本文針對目前存在的傳輸延時長處理效率低問題，開展高速圖像處理平臺的研究。設計一套基于DSP處理器以及光纖傳輸的圖像處理系統，滿足多種復雜圖像處理算法對硬件處理平臺的運行需求。

TMS320C6678是TI公司新一代的8個核DSP[3]。具有兩個顯著特點，一是處理能力強，每個核的頻率最高可達到為1.25 GHz，定點數據理速度可達320GMAC，浮點運算能力高達160GFLOP；二是芯片外設功能豐富，內部集成了HyperLink、PCIE、SRIO、千兆以太網等高速外設，方便與各種高速器件連接。由于這些特點，其廣泛地應用在信號處理領域，是目前信號處理平臺的主流選擇。

采用光纖傳輸圖像數據，具有以下優點。首先，光纖傳輸能夠實現遠距離傳輸，且傳輸的速度快，光纖的頻帶可達到5GHz以上；其次，光纖傳輸的抗干擾性能強，圖像信號在傳輸過程中，不易受到外界因素的干擾；再次，光纖還具有體積小、重量輕等特點，傳輸線纜相對較小和輕，適合空間體積受限制場合。

2 系統框架

圖像處理系統的框架如下圖1所示，本系統中，可見光探測器或紅外探測器采用標準的CameraLink接口，圖像數據通過LVDS線纜傳送給光電轉換模塊。光電轉換模塊的作用是將圖像數據信號通過FPGA解碼然后編碼發送給光電轉換器件，光電轉換器件將電信號轉換為光信號發送給圖像處理板，圖像處理板上的轉換器件再將光信號轉換成電信號，由FPGA傳輸給DSP，DSP將處理完成后的圖像數據以及目標信息傳輸給顯示控制終端。

3 光電轉換板設計

Camera Link是一種用于高速相機的標準串行通信接口，采用LVDS傳輸，具有Base、Medium與Full三種配置，根據不同傳輸速率要求，相機可采用不同的配置以及連接方式，本設計采用Base配置，4對差分數據線，1對時鐘信號線，時鐘信號設置為40MHz。該轉換板上具有兩路接口，可同時接受兩路圖像數據，相機端首先將28位的并行數據信號按7：1的比例將數據轉換成4對差分信號進行傳輸，同樣時鐘信號也通過1對差分線傳輸，接收端使用差分轉換芯片DS90CR286A將5對差分信號轉換成28位的并行數據信號和1個時鐘信號，28位的數據信號是由和24位圖像數據信號和4位4位視頻控制信號組成。FPGA負責圖像數據打包成光電轉換模塊需要數據格式，通過光纖接口發送出去，光電轉換板示意圖如下圖2所示。

4 圖像處理板設計

圖像處理板采用DSP+FPGA的架構，DSP選用8核的TMS320C6678，C6678 芯片 8 核協同工作，提高效率。FPGA選用XILINX公司的K7系列的XC7K325T，具有高速串行收發接口，支持多種高速串行總線，圖像處理板框圖如下圖3。

在本設計中為 FPGA 配備兩片1GB DDR3 SDRAM 存儲器，保證了數據在本模塊的處理與傳輸效率，FPGA通過光纖接口采集到圖像數據后，可利用其并行處理的優勢，完成圖像數據的預處理，比如非均勻校正，中值濾波等。FPGA將預處理完的圖像數據通過高速接口SRIO傳輸給DSP模塊，由DSP進行下一步運算，實現一些高級復雜的濾波和處理算法，同樣，本設計中給DSP 配置1GB的DDR3 SDRAM 存儲器，可以實現高效存取圖像數據，DSP將圖像處理的結果回傳給FPGA，FPGA將此結果與預處理完后圖像數據疊加，然后通過數字轉模擬的芯片，將圖像數據轉換成標準的PAL格式，外接監視器后，方便用戶實時觀測圖像變化，以及目標的信息。

DSP與FPGA之間采用 SRIO傳輸圖像傳輸，傳輸速率到達5GHz，在 4X 工作模式下的輸出帶寬達到 16Gbps[4]，SRIO 邏輯層協議定義了兩種傳輸操作的編程模型，分別為基于存儲器映射的Direct I/O（LSU）和基于端口的 Message Passing（CPPI）。本設計中選用LSU 模式，該模式傳輸方式簡單，需配置好目標器件 ID號，數據長度和目的地址，由硬件進行分包拆包，軟件開銷小，傳輸效率高，適合高分辨率圖像數據傳輸。

本設計中FPGA作為主設備，按與DSP設定好的地址映射（0x80000000為起址），連接建立后，FPGA以SWRITE的模式寫入DSP（波特率 5Gbps），傳輸一幅圖像數據所有的字節后，產生DSP中斷所需的Doorbell信號，DSP收到該中斷后，去設定的地址讀取圖像數據進行處理。同時，本設計DSP和FPGA之間還留有EMIF16并行傳輸接口，主要用來傳輸基本的控制命令和圖像處理結果數據。本設計選用了 EMIF16 的 CE0區與外部進行通信，CE0所對應的外部地址空間為0x70000000-0x73FFFFFF，具有64MB的尋址空間，根據系統需求，這里劃分256字節供DSP讀FPGA數據，劃分256字節供DSP往FPGA寫數據。DSP 配置好相關的軟件寄存器，當其發起讀寫時，FPGA可根據地址總線EMIFA[15：0]以及EMIFCE、EMIFWE、EMIFOE等相關的讀寫控制信號的變化來判斷DSP的操作，從而對數據總線EMIFD[15：0]進行操作，取走數據或掛上數據。endprint

DSP的開發采用TI公司CCS5.5軟件和C語言，在CCS中可完成代碼的編寫、編譯、調試、測試等工作。FPGA的開發采用Xilinx公司的vivado15.4軟件和硬件描述語言verilog，進行邏輯設計和開發。

5 結語

本設計采用當前主流的多核DSP以及大容量高速接口的FPGA，可接入標準Camera Link相機，圖像數據采用光纖傳輸的方式，DSP與FPGA間采用SRIO與EMIF接口通信，設計簡單、性能穩定，可實現圖像數據的高速數據傳輸，設計成熟，有利于工程實現及應用。

參考文獻

[1]孫科林.基于多核DSP的實時圖像處理平臺研究[D].成都： 電子科技大學，2012.

[2]俞健.多核DSP圖像處理系統的硬件設計[D].北京：中國科學院大學，2013.

[3]Texas Instruments.TMS320C6678 Multicore Fixed and Floating-Point Digital Signal Processor[K].USA： Texas Instruments.2010

[4]SPRUGW1.Key Stone Architecture Serial Rapid IO（SRIO）User Guide.USA： Texas Instruments.2010.

Abstract：The speed of data transmission and the length of the processing time are the bottleneck of real-time image processing system.To solve these problems ，we designed a set of image processing platform based on DSP and optical fiber transmission for real-time image processing system， so the data between DSP and FPGA， and an external camera can accurate， efficient and reliable transmission.this platform meet he operation requirements of complex image processing algorithm for hardware processing platform.

Key Words：TMS320C6678；image processing；optical fiber transmissionendprint