一種基于負載供電的浮動輸出LDO電路*

侯森林，周云，呂堅，闕隆成,袁凱

（電子科技大學光電信息學院，成都610054）

·大規模集成電路設計、制造與應用·

一種基于負載供電的浮動輸出LDO電路*

侯森林，周云，呂堅，闕隆成,袁凱

（電子科技大學光電信息學院，成都610054）

線性低壓差穩壓電路（Low Dropout Regulator,LDO）是一種低功耗、低噪聲且高電源抑制比的新一代集成電路穩壓器，實現降壓功能，得到輸出電壓VDD給芯片各個模塊供電。一般的線性低壓差穩壓電路是由輸入產生一個穩定的電壓給系統其它模塊供電，滿足用戶的要求。但是隨著集成電路的發展，以及應用的不同，降低功耗和提高轉換效率已經成了一個備受關切的問題。因而存在對負載供電方式的線性低壓差穩壓電路的需求。電源芯片工作中也會遇到很多情況，比如欠壓、過壓、過溫等惡劣情況。這種情況下如果讓芯片繼續工作會損壞芯片內部結構，降低芯片工作效率。傳統LDO電路會停止工作，等到惡劣情況解除重新上電工作。提出的浮動輸出LDO電路能夠得到浮動的輸出電壓，既保護了芯片正常工作，也提高了效率。所以基于負載供電的浮動輸出LDO電路不僅能夠提高電源轉換效率，而且在不同模式下都可以讓芯片工作得更高效、節能。

負載供電；浮動輸出；線性穩壓器；高效率；低功耗；多模式

1 引言

如今，可移動電子設備已廣泛應用到生活領域和工業領域之中，電源集成電路作為電子設備技術發展的前提已成為整個集成電路研究的熱點。大多數可移動電子設備采用電池對設備進行供電，由于某些可移動電子設備所需要的充電電壓遠高于電池的供電電壓，這為集成升壓轉換電路提供了廣闊的市場需求[1,2]。

移動設備從便攜性角度考慮，需要電源的體積和質量相對較小。但移動設備又需要較好的續航性，這需要電源能量大，能長時間給設備供電。這兩點要求電源同時具有小體積和高能量的特點，即電源要有很高的轉換效率[3]。并且，不同設備所需的供電電壓也各不相同，部分設備需要較高的輸入電壓（10V以上）。僅用鋰電池供電顯然無法滿足有高輸入電壓需求的設備供電要求，這些設備需要專用的電源。因此提出一種基于負載供電的浮動輸出LDO電路，主要應用于升壓型BOOST開關電源中[4,5]。設計方案如圖1所示，LDO電路包括供電模塊和功能輸出模塊，BOOST輸出電壓OUT正常工作的電位高于輸入電壓IN。LDO功能模塊可以實現浮動輸出，保證芯片高效工作[6,7]。

圖1 基于負載供電的浮動輸出LDO電路拓撲圖

2 電路結構及工作原理

LDO電路基本原理是利用誤差放大器將輸出反饋電壓與基準電壓之間的誤差小信號進行放大，再經過調整管放大到輸出，從而形成負反饋，保證輸出電壓的穩定[8]。但是傳統的LDO電路都是由系統輸入進行供電，以及只產生一個輸出電壓VDD。這樣對于電路的電源轉換效率較低，而且LDO電路的輸出電壓不能改變[9,10]。因此提出如圖2所示的基于負載供電的浮動輸出LDO電路。

圖2 基于負載供電的浮動輸出LDO電路結構圖

圖2中的LDO電路結構包括自啟動部分、零溫漂電壓產生部分以及負載供電反饋環路。自啟動電路為圖中的PM1和C1，電路剛上電時，由于C1兩端的電壓不能突變，A點的電位被拉低，一段時間后，A點電位上升,電位值由右邊的支路確定，自啟動完成。

零溫漂電壓產生電路為圖中啟動電路與運算放大器之間的電路，其主要目的就是產生一個零溫漂電壓VY。X點的電壓為

由式（1）可知，當晶體管的發射極面積不同時，R2兩端的電壓為正溫系數電壓，即流過電阻R2的電流為正溫系數電流，通過電流鏡PM4、PM5可將正溫系數電流復制，使得流過電阻R3的電流也為正溫系數電流，將正溫系數電壓VR3與負溫系數電壓Vbe5相加，就可得到零溫漂電壓VY。

供電反饋環路為圖2中的右半部分，運算放大器將輸出采樣電壓VZ與參考電壓VY或inn2進行比較并誤差放大，產生輸出用于控制調整管PM6的導通狀態，從而實現輸出穩定電壓的目的。假設R5的阻值與R6的阻值之比為3:1，由于運放的虛短虛斷條件成立，使得VZ的電壓與參考電壓VY或inn2相等。若VZ=inn2=1.25V，則VDD=VZ/R6×(R5+R6)=4×1.25V=5V；若 VZ=VY=0.75V，則 VDD=3V。LDO電路是輸出5V電壓還是輸出3V電壓，這取決于Vin與OUT的大小，若Vin或OUT的電壓值大于5.2V，則LDO電路可輸出一個5V的電壓給BOOST內部模塊供電；若Vin和OUT的電壓值較小，則Z點電壓由VY決定，此時LDO只能輸出一個3V電壓。當BOOST電路完成正常工作以后，輸出電壓OUT就會比輸入電壓Vin高，此時供電電路就會完成供電切換，主要由圖2右上方的兩個肖特基二極管來實現。其原理主要利用二極管的單向導通性，如果OUT比Vin大，就會讓二極管D1反向截止，進而由OUT電壓給芯片供電。

當芯片正常工作時，LDO電路輸出5V電壓，給芯片模塊供電；當芯片突然發生一些非正常情況時，LDO電路切換到輸出3V，維持芯片一些模塊工作，但又不完全關閉整個芯片；等到非正常情況解除之后，芯片可以在VDD為3V的條件下快速啟動，LDO電路切換到輸出5V。這樣浮動輸出的LDO電路可以使得芯片工作的更加高效、節能，既不影響芯片正常工作，又可以讓芯片排除非正常情況后快速啟動。

可見浮動輸出VDD對于芯片的工作方式進行了一個很好的優化，既保證了正常的穩壓輸出，又實現了快速啟動的功能，因而具有很大的實際應用價值。

3 仿真結果與分析

為了驗證設計的電路的功能正確性，使用cadence集成電路設計軟件對電路進行了仿真驗證。器件模型采用的是某公司0.35μm的BCD工藝。

圖3 LDO電路瞬態仿真結果

由圖3看出當輸入電壓Vin為3.3V，OUT為0時，由于輸入電壓和輸出電壓都比較小，LDO電路的Z點電位等于參考點VY，在電路穩定工作后輸出3V的VDD1電壓；在2ms時，OUT電壓變為6V，此時Z點電位將等于inn2，則電路穩定后輸出的VDD2為5V。因此設計的LDO電路可以實現負載供電，而且如果改變采樣電阻比例或者固定電壓值就可以得到所想要的LDO輸出電壓。

4 結束語

綜上所述，提出的基于負載供電的浮動輸出LDO電路可以很好的應用在BOOST等開關電源芯片設計中，不僅可以提高電源轉換效率，還可以讓芯片工作更加高效節能。既保證了正常的穩壓輸出，還實現了浮動輸出。這種結構可以讓其他模塊快速啟動，而且具有低功耗的功能，因而具有很大的實際應用價值。

[1]黃晶生，吳金，劉凡等.低壓高速LDO電路系統的分析與設計[J].電子器件,2007,30(1):259-262.Huang JingSheng,Wu Jin,Liu Fan.Analysis and Design of High Speed LDO Circuit System[J].Electronic Devices,2007,30(1):259-262.

[2]Gross T.Chapter 165-Very Low Dropout(VLDO)Linear Regulators Supply Low Voltage Outputs[M].Analog Circuit Design Volume Three.Elsevier Inc.2015:347-348.

[3]Conniff M L.Implementation of Low Bandgap Reference Voltage Circuit for Power Management Applications[J].Advanced Materials Research,2012,562-564:1517-1521.

[4]周朝陽,馮全源.一種快速瞬態響應型自啟動LDO的設計[J].微電子學,2016(2):207-210.Zhou Zhaoyang,Feng Quanyuan.Design of a Fast Fransient Response Auto-startup LDO[J].Microelectronics,2016(2):207-210.

[5]高俊麗,馬玉杰,耿曉勇,等.一種兩級誤差放大器結構的LDO設計[J].電子技術應用,2012,38(12):41-44.Gao Junli,Ma Yujie,Geng Xiaoyong.A LDO Design of a Two-stage Error Amplifier [J].Electronic Technology Applications,2012,38(12):41-44.

[6]騫海榮,鄒雪城,陳衛潔等.一種快速瞬態響應雙環路LDO穩壓器的設計[J].微電子學,2007,37(1):132-135.Qian Hairong,Zou Xuecheng,Chen Weijie.Design of a Fast TransientResponse Double Loop LDO Regulator[J].Microelectronics,2007,37(1):132-135.

[7]潘希武.輸出可調、高精度LDO線性穩壓器的設計[D].武漢：湖北大學,2011.Pan Xiwu.Design of LDO Linear Regulator with Adjustable Outputand High Accuracy[D].Wuhan:HubeiUniversity,2011.

[8]苗瑩，劉章發,姜明方.一種輸出可調、低電壓、高穩定性的LDO線性穩壓器 [J].電腦知識與技術:學術交流,2007,2(12):214-219.Miao Ying,Liu Zhangfa,Jiang Mingfang.A LDO Linear Regulator with Adjustable Output,Low Voltage and High Stability[J].Computer Cnowledge and Technology:Academic Exchanges,2007,2(12):214-219.

[9]封魯平.一種大電流、高穩定性的LDO線性穩壓器的研究與設計[D].成都：電子科技大學,2010.Feng LuPing.Research and Design of a High Current and HighStabilityLDOLinearRegulator[D].Chengdu:University of Electronic Science and Technology of China,2010.序列應用廣泛，不僅應用于密碼學、通信、雷達、導航等多個領域，在集成電路偽隨機測試中也是至關重要的。采用λ版圖設計規則，利用Tanner Pro軟件設計了一種CMOS偽隨機序列信號發生器的原理圖和版圖。仿真結果表明，所產生的偽隨機序列信號循環長度為6，偽隨機序列信號由D觸發器的初始狀態決定。

參考文獻：

[1]Bojczuk D,Szteleblak W.Optimization of Layout and Shape of Stiffeners in 2D Structures[J].Computers and Structures,2008,86:1436-1446.

[2]Ding X,Yamazaki K.A Daptive Growth Technique of Stiffener Layout Pattern for Plate and Shell Structures to Achieve Minimum Compliance[J].Engineering Optimization,2005,37(3):259-276.

[3]Ding X,Yamazaki K.Stiffener Layout Design for Plate Structures by Growing and Branching Ttree Model[J].Structural Multidisciplinary Optimization,2004,26(1-2):99-110.

[4]Parkm Y,Park Y.Raising Natural Frequencies of a Structure via Surface-grooving Technique [J]. Structural Multidis-ciplinary Optimization,2007,34:491-505.

[5]Tanaka,Kazuaki.Parasitic Effect on Silicon MEMS Resonator Model Parameters[J].Microelectronic Engineering,2007,84(5-8):1363-1368.

[6]Liu Chuncheng,Chang Soon-Tyh.A 10-bit 50-MS/s SAR ADC With a Monotonic Capacitor Switching Procedure[J].IEEE Journal of Solid-State Circuits,2010,45(4):731-740.

[7]G.Scott,J.Lutze,M.Rubin.NMOS Drive Current Reduction Caused by Transistor Layout and Trench Isolation Induced Stress[J].Technical Digest of the International Electron Devices Meeting,1999:827-823.

[8]K.W.Su,Y.M.Sheu.A Scaleable Model for STI Mechanical Stress Effect on Layout Dependence of MOS Electrical CharActeristics[J].Proceedings of the Custom Integrated Circuits Conference,2003:245-248.

[10]胡錦，劉觀承等.一種高效穩定的LDO線性穩壓器設計[J].宇航計測技術,2011,31(4):67-70.Hu Jin,Liu Guancheng.A Stable and Efficient LDO Linear Regulator Design [J].Aerospace Measurement Technology,2011,31(4):67-70.

A Floating Output LDO Circuit Based on Load Power Supply

Hou Senlin，Zhou Yun，Lv Jian，Que Longcheng，Yuan Kai
(College of Optical And Electronical Information,University of Electronic Science and Technology of China,Chengdu 610054,China)

The linear Low Dropout Regulator(LDO)is a new generation of integrated circuit voltage regulators with low power,low noise and high power supply rejection ratio,enabling buck output to get the output voltage VDD to power each module.The general linear low dropout voltage regulator circuit is generated by the input to supply a stable voltage to the other modules of the system to meet the user's requirements.However,with the development of integrated circuits,and according to different applications,reducing power consumption and increasing conversion efficiency has become a concern.And thus there is a need for a linear low dropout voltage regulator circuitfor to a load power supply line.Power chip at work will encounter a lot of situations,such as under-voltage,overvoltage,over temperature and other harsh conditions.In this case,if the chip continues to work will damage the internal structure of the chip,reducing chip efficiency.Traditional LDO circuits will stop working and wait until bad conditions are relieved.This paper presents a floating output LDO circuit that can get a floating output voltage that protects the chip from normal operation and improves efficiency.So the load-based floating output LDO circuit can not only improve the power conversion efficiency,but also can make the chip work more efficient and energy-saving in different modes.

Load power supply；Floating output；Linear regulator；High efficiency；Low power consumption；Multi-mode

10.3969/j.issn.1002-2279.2017.04.001

TN 4

A

1002-2279-（2017）04-0001-03

*專利項目：一種基于負載供電的升壓電源LDO供電系統(專利號：201610794766.0)；一種浮動輸出的LDO電路(專利號：201610795570.3)

侯森林（1991—），男，河南省信陽市人，碩士研究生，主研方向：數模混合集成電路設計。

2017-03-28