柵電荷測(cè)試方法研究

張文濤

（中國(guó)電子科技集團(tuán)公司第四十七研究所，沈陽(yáng)，110032；）

柵電荷測(cè)試方法研究

張文濤

（中國(guó)電子科技集團(tuán)公司第四十七研究所，沈陽(yáng)，110032；）

近年來，功率半導(dǎo)體器件的應(yīng)用領(lǐng)域不斷擴(kuò)展，對(duì)技術(shù)指標(biāo)的要求日益提高。柵電荷是功率MOSFET動(dòng)態(tài)特性的重要參數(shù)，在軍用功率MOSFET器件研制、生產(chǎn)和使用過程中，對(duì)作為關(guān)鍵參數(shù)的柵電荷提出了更高的要求，該參數(shù)直接影響器件的整體性能，其測(cè)試結(jié)果與時(shí)間和頻率有關(guān)，受分布參數(shù)、測(cè)試夾具和電路結(jié)構(gòu)等因素影響較大。從柵電荷的定義著手，介紹了柵電荷的測(cè)試方法，比對(duì)國(guó)內(nèi)外不同測(cè)試系統(tǒng)對(duì)柵電荷的測(cè)試結(jié)果，針對(duì)數(shù)據(jù)差異進(jìn)行技術(shù)分析，為國(guó)內(nèi)的柵電荷測(cè)試提供一定的參考和指導(dǎo)作用。

柵電荷;功率;測(cè)試;頻率;電壓;電容

1 引言

功率MOSFET器件具有驅(qū)動(dòng)電路簡(jiǎn)單、驅(qū)動(dòng)耗散功率小、開關(guān)速度快、開關(guān)損耗低、導(dǎo)通損耗低、導(dǎo)通電流負(fù)溫度系數(shù)等重要特性[1]。隨著功率MOSFET器件容量不斷增加、性能不斷提高，應(yīng)用范圍也在不斷擴(kuò)大[2]，在現(xiàn)代雷達(dá)、電子對(duì)抗和通訊裝備應(yīng)用方面發(fā)揮著不可替代的重要作用。同時(shí)，功率MOSFET是新一代功率半導(dǎo)體器件的起點(diǎn)。從器件結(jié)構(gòu)來說，功率MOSFET也屬于最基本的結(jié)構(gòu)之一[3]。

功率MOSFET常常應(yīng)用在頻率較高的場(chǎng)合，當(dāng)頻率提高時(shí)，開關(guān)損耗的大小變得愈來愈重要，開關(guān)性能主要由建立穿過MOSFET電容的電壓變化所需的時(shí)間決定[4]。柵電荷是用于衡量功率MOSFET開關(guān)性能的重要參數(shù)[5-6]，有效降低開關(guān)損耗，就要降低柵電荷的大小。因此，通過對(duì)功率MOSFET器件柵極電荷特性進(jìn)行分析，可以方便地估算出器件性能。該參數(shù)的測(cè)試在器件研制、失效分析和數(shù)據(jù)分析及應(yīng)用等諸多環(huán)節(jié)中非常重要。

2 柵電荷參數(shù)定義、基本測(cè)量電路和工作原理

柵電荷由QG（柵極總電荷）、QGS（柵源電荷）、QGD（柵漏電荷）等參數(shù)構(gòu)成。各部分定義見表1。

柵電荷通常采用在柵極輸入電流階躍信號(hào)的方法來測(cè)量[7]。柵電荷測(cè)量電路的基本組成，包括系統(tǒng)電源、總線接口、脈沖電流發(fā)生器（產(chǎn)生柵極電流IG）、漏極負(fù)載電路（主要產(chǎn)生漏極電流ID）、測(cè)試適配器以及柵電荷測(cè)量顯示電路等主要部分。如圖1所示。

表1 柵電荷的定義

圖1 柵電荷基本測(cè)量電路

柵電壓作為柵電荷單調(diào)函數(shù)的一種，電荷或電容已在各個(gè)柵電壓點(diǎn)明確規(guī)定。柵電壓保證器件已很好地處于“開”態(tài)，測(cè)量具有重復(fù)性。對(duì)于給定的器件，這些電壓點(diǎn)的柵電荷獨(dú)立于漏極電流，且為“關(guān)”態(tài)電壓的弱函數(shù)。

柵電荷基本測(cè)試波形如圖2所示。

柵電荷測(cè)試的基本工作原理：

（1）在t0之前，開關(guān)S關(guān)閉，VG和ID為零，在t0時(shí)刻開關(guān)S打開，柵—源電容開始充電，柵—源電壓增加，當(dāng)柵極電壓到達(dá)閾值電壓時(shí)，漏極有電流流過。

圖2 柵電荷基本測(cè)試波形

（2）在t1～t2時(shí)刻，柵—源電容繼續(xù)充電，VG繼續(xù)上升，ID相應(yīng)增加，DUT電壓為VDD，漏—柵電容CAD保持為固定值。這段時(shí)間CAD的充電電流遠(yuǎn)小于CGS，CAD可以忽略。

（3）在t2時(shí)刻，漏極電流達(dá)到ID，整流器關(guān)閉，漏極電壓不再保持在VDD，開始下降。由于DUT的固有轉(zhuǎn)換特性，柵極電壓隨ID變化，保持不變，所以柵—源電容不再消耗能量，驅(qū)動(dòng)電流轉(zhuǎn)移到米勒電容CAD上，使CAD放電。

（4）漏極電壓在t2～t3時(shí)間段較長(zhǎng)，所以CAD上總的驅(qū)動(dòng)電荷比柵—源電容CGS電荷要高，在t3時(shí)刻，漏極電壓降到等于ID與通態(tài)電阻RDS(on)的乘積，DUT超出有效工作區(qū)范圍。由于器件所具有的轉(zhuǎn)移特性，對(duì)應(yīng)的漏極電流、柵極電壓不再保持不變，開始增加。在t4時(shí)刻，當(dāng)柵極電壓等于柵極電路電流源的電壓時(shí)，柵—源電壓與驅(qū)動(dòng)電路的電荷成一定比例。因此t0到t2時(shí)間段由柵—源電容消耗電荷量QGS，t2到t3時(shí)間段由柵—漏電容或米勒電容消耗電荷量QGD，在t3時(shí)刻的總電荷是變化的VDD和ID的電荷量。柵漏電容是柵漏電壓的非線性函數(shù)[8]。

簡(jiǎn)單來說，柵電荷測(cè)試的工作原理是,功率MOSFET器件柵極的恒定電流IG，在開關(guān)S開啟時(shí)，通過測(cè)試柵—源電壓VGS隨時(shí)間的變化，即可得到VGS-t曲線，柵電荷為柵極電流對(duì)時(shí)間的積分由于柵極電流IG為常數(shù)，則QG=IG×t，通過簡(jiǎn)單轉(zhuǎn)換，可得到如VGS-QG曲線。

3 柵電荷測(cè)試數(shù)據(jù)比對(duì)

目前，國(guó)內(nèi)進(jìn)行柵電荷測(cè)試的主要設(shè)備有，美國(guó)ITC公司ITC57300和國(guó)產(chǎn)厲芯泰斯特LX9600。采用這兩個(gè)測(cè)試系統(tǒng)對(duì)IXFN 48N60P的樣片進(jìn)行柵電荷的測(cè)試。通過施加相同的測(cè)試條件得到的測(cè)試結(jié)果見表2。

通過以上數(shù)據(jù)對(duì)比分析發(fā)現(xiàn)，雖然測(cè)試結(jié)果均滿足技術(shù)手冊(cè)中的要求，但部分參數(shù)測(cè)試數(shù)據(jù)還存在著一定的偏差，針對(duì)引起數(shù)據(jù)差異的原因進(jìn)行技術(shù)分析，歸納起來主要有以下幾點(diǎn)：

表2 IXFN 48N60P柵電荷測(cè)試數(shù)據(jù)對(duì)比

1、柵電荷測(cè)試系統(tǒng)均采用了自動(dòng)數(shù)據(jù)采集，在算法上有一定差異也會(huì)引起柵電荷測(cè)試結(jié)果的差異。

2、柵電荷測(cè)試是時(shí)間與電流乘積的結(jié)果，與時(shí)間測(cè)量單元，即數(shù)字示波器的技術(shù)指標(biāo)如帶寬、掃描時(shí)間的設(shè)置等因素有關(guān)。

3、測(cè)試系統(tǒng)施加的偏置條件如柵極電壓、柵極電流、漏極電壓等準(zhǔn)確與否，也是導(dǎo)致柵電荷測(cè)試結(jié)果有差異的一個(gè)因素。

4、其他因素：如適配器的設(shè)計(jì)、內(nèi)部結(jié)構(gòu)、測(cè)試連接等方面都是引起柵電荷測(cè)試結(jié)果差異的原因。

4 結(jié)束語(yǔ)

通過以上分析可知時(shí)間和頻率的變化對(duì)柵電荷的測(cè)試結(jié)果影響很大，在實(shí)際測(cè)試當(dāng)中，交流信號(hào)引入的分布參數(shù)、測(cè)試夾具的匹配度以及電路內(nèi)部元器件量值變化對(duì)測(cè)試結(jié)果也會(huì)有一定的影響，而且這些影響難以定量評(píng)估，因此造成不同型號(hào)、不同廠家的測(cè)試系統(tǒng)的測(cè)試結(jié)果存在差異。鑒于國(guó)內(nèi)鮮有單位從事相關(guān)方面的研究，為了更好地保障產(chǎn)品可靠性，此文僅對(duì)柵電荷測(cè)試與分析做了拋磚引玉，希望能為國(guó)內(nèi)的柵電荷測(cè)試提供一定的參考和指導(dǎo)作用。

[1]褚華斌，鐘小剛，吳志偉，等．功率MOSFET的研究與進(jìn)展[J].半導(dǎo)體技術(shù).2011.5：363-367.Chu Huabin,Zhong Xiaogang,Wu Zhiwei,et al.Research and Development of Power MOSFETs[J].Semiconductor Technology.2011.5:363-367.

[2]陳星弼.功率MOSFET與高壓集成電路[M].2版.南京：東南大學(xué)出版社，1990.Cheng Xingbi.With the Power MOSFET Integrated Circuit[M].Version 2.Nan Jing：Southeast University Press，1990．

[3]張為佐.功率MOSFET發(fā)展及其淺說[J].電源技術(shù)應(yīng)用，2000，1：18-21.Zhang Weizuo.Elementary Introduction of Power MOSFET and Developmnet[J].Power Supply Technology Application,2000.1:18-21.

[4]衡草飛，向軍利，李肇基，等．Power MOSFET柵電荷分析及結(jié)構(gòu)改進(jìn)[J].電子質(zhì)量，2004，9：59-61．Heng Caofei,XiangJunli,Li Zhaoji,et al.Power MOSFET Gate Charge Analysis and Structure Improvement[J].Electronic Quality,2004,9:59-61.

[5]吳志猛.溝槽型功率MOSFET設(shè)計(jì)與柵電荷研究[D].成都：西南交通大學(xué),2012.Wu Zhimeng.Design ofTrench Power MOSFETand Research of Gate Charge[D].Cheng Du:Southwest Jiaotong University,2012.

[6]蔣苓利，羅萍，蒲虧，等．低壓大電流VDMOS器件柵電荷測(cè)量[J].實(shí)驗(yàn)科學(xué)與技術(shù)，2006，B12：49-51.Jiang Lingli,Luo Ping,Pu Kui,et al.Gate Charge Test for Low Voltage High Current Power VDMOS[J].The Experiment Science and Technology,2006,B12:49-51.

[7]吳志猛，馮全源．用于功率MOSFET的新型柵電荷測(cè)試電路[J].半導(dǎo)體技術(shù)，2012，3：231-234．Wu Zhimeng,Feng Quanyuan.Novel Gate Charge Testing Circuit for Power MOSFET[J].Semiconductor Technology,2012,3:231-234.

[8]衡草飛.低壓功率VDMOSFET參數(shù)優(yōu)化及柵電荷研究[D]．成都：電子科技大學(xué),2005.Heng Caofei.Low Voltage Power VDMOSFET Parameter Optimization and Gate Charge[D].Cheng Du:University of Electronic Science and Technology of China,2005.

The Research on Gate Charge Test Method

Zhang Wentao
（The 47th Research Institute of China Electronics Technology Group Corporation,Shenyang 110032,China）

In recent years,the application fields of Power Semiconductor Device are extended,the technical requirements are increasingly improved.Gate charge is an important dynamic parameter of Power MOSFET.In the process of research,production and application for military Power MOSFETs，gate charge,as a major parameter,requires a higher demand.This parameter effects the overall performance of device directly,and its test result is related to time and frequency,which can be affected greatly by test fixture and circuit structure.This paper sets about the definition of gate charge,introduces its test method,compares the test results between different test systems,analyzes on different test results,and provides references and guidance for gate charge testing.

Gate charge;Power;Test;Frequency;Voltage;Capacitance

10.3969/j.issn.1002-2279.2017.04.002

TN307

A

1002-2279-（2017）04-0004-03

作者簡(jiǎn)介：張文濤（1983—），男，遼寧省凌源縣人，助理工程師，主研方向：元器件測(cè)試。

2016-09-02