基于DSP+FPGA的實時信號采集系統設計與實現

周新淳

(寶雞文理學院 物理與光電技術學院，陜西 寶雞 721016)

基于DSP+FPGA的實時信號采集系統設計與實現

周新淳

(寶雞文理學院 物理與光電技術學院，陜西 寶雞 721016)

為了提高對實時信號采集的準確性和無偏性，提出一種基于DSP+FPGA的實時信號采集系統設計方案。系統采用4個換能器基陣并聯組成信號采集陣列單元，對采集的原始信號通過模擬信號預處理機進行放大濾波處理，采用TMS32010DSP芯片作為信號處理器核心芯片實現實時信號采集和處理，包括信號頻譜分析和目標信息模擬，由DSP控制D/A轉換器進行數/模轉換，通過FPGA實現數據存儲，在PC機上實時顯示采樣數據和DSP處理結果；通過仿真實驗進行性能測試，結果表明，該信號采集系統能有效實現實時信號采集和處理，抗干擾能力較強。

DSP；FPGA；信號采集；系統設計

0 引言

實時信號采集是實現信號處理和數據分析的第一步，通過對信號發生源的實時信號采集，在軍事和民用方面都具有廣泛的用途。比如，通過對水聲目標信號采集，能實現水下目標識別和目標方位定位；通過對雷達信號采集，能實現飛行導航控制；對機械振動信號采集能有效實現機械故障監測和狀態評估。實時信號采集系統同時還可作為頻譜分析或用作數據記錄分析儀，信號采集系統是現代信號與信息處理基礎，相關的系統設計技術研究在信號處理領域具有較高的實用價值[1]。

自20世紀60年代以來，隨著信息學科的飛速發展，數字信號處理(Digital Signal Processing，DSP)技術得到快速發展，集成的DSP芯片設備尺寸小、造價低和處理速度快等優點[2]，被廣泛應用到信號處理系統的設計中，對信號采集系統的設計起到關鍵性的作用。目前，對信號采集系統處理的目標信號主要包括電信號、磁信號、機械信號、熱信號和聲信號等，通過信號采集系統，提取出純正的信號或信號的特征，進行信號頻譜分析，指導工程實踐[3]。當前，對信號采集系統的設計取得了一定的研究成果，其中，文獻[4]中提出一種改進的水聲換能器基陣信號采集系統優化設計技術，基于阻抗匹配與功率激勵方法進行基陣信號采集系統設計，系統的抗干擾能力較強，實現對水聲換能器基陣信號的準確實時采集，但是該系統受到換能器回波微弱差異性特征的影響較大，在小擾動下信號的測量較大，輸出信噪比不高；文獻[5]提出一種高斯色噪聲混響背景下的寬帶信號檢測技術，構建FIR帶通濾波器進行信號的高斯色噪聲濾波，通過單片機控制信號的輸入輸出響應，實現對實時信號，包括CW、LFM、HFM等信號模型的采集和檢測，輸出信號的寬帶較大，檢測性能較好，但該系統設計方案對電磁干擾的抑制能力不好，對實時信號采集的準確性和無偏性能表現不佳[6]。

針對傳統方法存在的弊端，本文提出一種基于DSP+FPGA的實時信號采集系統設計方案。系統采用4個換能器基陣并聯組成信號采集陣列單元，對采集的原始信號通過模擬信號預處理機進行放大濾波處理，結合頻譜分析和D/A轉換，實現信號處理和采集，并通過FPGA實現信號存儲和顯示，通過仿真實驗進行了性能驗證，展示了本文設計的信號采集系統的可靠性能。

1 系統總體設計描述與功能指標分析

1.1 系統總體設計構架

為了實現對實時信號采集系統的優化設計，需要首先進行系統的總體設計構架，本文采集的實時信號為電磁目標回波信號，信號采集的數據寬度為16位，工作頻率為16 MHz。本論文研究的實時信號采集系統需要實現的功能主要包括：(1)目標回波測量；(2)信號的AD轉換和回波模擬；(3)多通道數據記錄分析儀；(4)信號存儲和信號源波形分析。設計的信號采集系統為一個線性寬帶系統，主要包括基陣AD轉換電路、模擬信號預處理機、DSP控制電路、信號濾波器以及功率放大器等部分，首先由信號基陣發射一個寬帶或窄帶信號，利用5409A位倒序尋址方法進行信號的頻譜感知和濾波分析，在基陣接收到原始信號后，在模擬信號預處理機中進行DSP分析處理，采用一個恒定帶寬濾波器進行信號濾波，系統采用LabWindows/CV構建I/O接口實現人機通信[7]，通過PCI總線將采集的實時信號傳至PC機，DSP接到信號后經過處理進行信號回放，并實現信號的顯示、打印和輸出功能。根據上述描述，得到本文設計的實時信號采集系統的總體構架如圖1所示。

圖1 實時信號采集系統的總體構架框圖

1.2 系統的功能模塊化描述和技術指標分析

根據圖1所示的系統總體設計構架，進行系統的模塊化設計和分析，系統的功能模塊主要分為收發轉換模塊、聲電轉換/電聲轉換模塊和功率放大器模塊以及模擬信號預處理模塊等幾大部分，采用壓電傳感器構建信號采集的換能器，采用4個換能器基陣并聯組成信號采集陣列單元，當一個電信號送到基陣兩端，系統采用VXI總線技術進行時鐘同步信號采樣[8]，在接收信號端將模擬信號進行輸出調制，使得在模擬信號預處理機的輸出端輸出的采樣信號具有穩定的功率增益[9]，進一步對各個模塊的功能設計描述如下：

1)收發轉換模塊。該模塊通過DSP信號處理器進行信號的收發轉換和AD采樣，收發轉換模塊負責信號采集，通過PCI橋接芯片將采集的實時信號輸出至A/D轉換器，并在DSP中控制D/A轉換器，進行參量設置，如采樣率、采樣通道數的設置，在PCI總線終端輸出多路回波信號，進行波束形成處理，讀取采樣值進行目標信號編譯和信息模擬。

2)聲電轉換/電聲轉換模塊。聲電轉換/電聲轉換模塊是控制D/A轉換器進行數/模轉換的功能模塊，通過D/A轉換器輸出0～4.068 V的電聲信號，為后置的DSP信號處理器提供足夠大的發射功率。

3)功率放大器模塊。該模塊是實現原始信號采集后的功率放大、濾波等功能，通過功率放大器將輸出信號進行功率放大，使得輸出的電信號滿足功率輸出增益指標，保證寬帶特性。

4)模擬信號預處理模塊。模擬信號預處理模塊可以實現對實時信號采集后的回波模擬和數據存儲，使得輸出的模擬信號具備動態控制增益的功能。

綜上分析，得到本文設計的基于DSP+FPGA的實時信號采集系統的功能實現如圖2所示。

圖2 功能實現框圖

結合系統設計需求以及上述對系統功能模塊分析描述，得到本文設計的實時信號采集系統的技術指標如下：

1)基陣接收實時信號的增益范圍：-20～+20 dB，A/D采樣值0～4.0 Hzm，計寬帶阻抗增益為20 dB；信號的幅度±10 V；

2)實時信號采樣的通道為：16通道的全雙工異步采樣；

3)輸出信號幅度±5 V, 基陣阻抗匹配：>300 kHz；

4)預處理機動態控制碼分辨率：16位(至少)；

5)D/A分辨率：18位(至少)；

6)功率放大器輸出高、低電平：0～12.095 V；

7)實時信號采集后輸出的信號形式： CW、LFM、HFM等多種形式。

根據上述設計技術指標，進行實時信號采集系統的模塊化設計和開發。

2 系統設計與實現

2.1 系統硬件設計原理分析與器件選擇

系統硬件設計中，采用TMS32010DSP芯片作為信號處理器核心芯片，DSP硬件設計是整個實時信號采集和處理系統設計的基礎，采用PCI與DSP相結合方式進行多線程信號采集[10-11]，通過高速數字信號處理芯片進行信號的總線傳輸，從而保證信號的采集速度和信號的處理速度。TMS32010DSP的主頻可達160 M/MIPS，以此作為核心控制芯片，能有效滿足實時信號處理的性能需求，TMS32010DS數字信號處理芯片具有1條程序總線，2個存儲器映射空間、3條數據總線和40位的算術邏輯單元，結合FPGA進行數據存儲和循環尋址。FPGA的片內尋址頻率為32K(地址范圍0080H～7FFFH)，I/O存儲器選擇多模映射空間分配方案，由DSP控制D/A轉換器進行數/模轉換，使系統的性能達到最優。根據上述模塊化設計思想，對信號采集系統的子系統設計詳細描述如下。

2.2 PCI總線接口設計

PCI總線接口設計決定了信號采集系統的數據傳輸、通信的方式，通過串口使得VXI總線、CAN總線與PCI總線的通信和信號傳輸[12]。信號采集的接口采用通用 PCI 接口芯片AMCC公司的 AMCC S5920，使用可編程邏輯器件配置硬件接口信號，用戶可以根據自己的需要配置空間寄存器。本文設計的信號采集系統采用多路復用 32 位和8位總線設備，運行速率高達 50 MHz，通過8個32位Maibox寄存器進行實時信號的雙向數據傳輸控制。在PCI Initiator模式下進行信號采集的PCI Initiator操作，PCI9054與DSP通過雙端口RAM進行嵌入式內核調度和信號采樣，數據總線根據DI、DO依次相連，PCI 協議控制信號的 PAR、FRAME#、IRDY#、TRDY#，將 I/O 初始化，產生串行EEPROM 的時鐘，得到一組容量為 256×16Bits的片選信號和時鐘信號，信號采集系統的接口電路設計如圖3所示。

圖3 PCI總線接口電路設計

2.3 時鐘電路設計

時鐘電路產生串行 EEPROM 的時鐘，通過時鐘電路設定信號采集的周期和頻率，采用改進的哈佛結構設計時鐘電路，通過5409A數字信號處理DSP芯片外接上拉或下拉電阻，通過JTAG口引出雙排的14腳插針，選擇引腳、時鐘信號輸入引腳，通過直流24 V供電作為有源晶振的電源輸入，在系統上電、初始化后，選用ADM706SAR進行上電復位，實現信號采集系統的時鐘電路設計，得到設計電路如圖4所示。

圖4 信號采集系統的時鐘電路設計

2.4 復位電路設計

復位電路是實現對信號采集系統在上電、初始化和出現異常中斷后的復位功能，本文設計的系統復位分為四種復位模式，分別為：上電復位、看門狗復位、幀同步復位以及外設縱向復位等，結合3個多通道的雙緩存發送寄存器，實現多通道多相幀數據傳送，通過CPLD編程ADM706SAR，使DSP系統電路開始正常工作。復位電路設計如圖5所示。

圖5 復位電路設計

2.5 模擬信號處理電路設計

采用TMS32010DSP芯片作為信號處理器核心芯片進行信號處理模塊的電路設計，可以實現信號放大濾波、功率放大、信號頻譜分析和目標信息模擬等系列功能，該電路設計是整個信號采集系統設計的核心。對TMS32010DSP芯片進行信號處理的程序加載，其中濾波程序加載采用的是FIR濾波算法，譜分析采用功率譜密度估計算法，從外部的8位或16位存儲器中引入換能器采樣的原始信號，通過讀取地址0x20000000處的地址總線，從SPI主機引導主設備接收LDR加載文件，在模擬預處理機中進行信號分析和波束集成處理，選擇TWI存儲器進行實時信號的自動波特率偵測，TMS32010DSP芯片進行信號加載的模式描述見表1。

表1 DSP中的信號加載模式

在DSP上電或復位后，信號采集系統向EEPROM發送信號讀命令(0x03)，實時信號讀寫時鐘速率可達10 MHz, 以AT25HP512作為從機進行信號譜分析和濾波處理，輸入引腳HOLD上拉電阻，在VCC和地之間并聯1K電容，信號發生器通過(R/X)DATDLY設置接收和發送數據延遲，MISO口和MOSI口直接連接，由DSP控制D/A轉換器進行數/模轉換，實現信號存儲和通信，綜上，得到本文設計的信號采集系統的核心處理模塊電路如圖6所示。

圖6 信號采集系統核心處理模塊

3 系統軟件平臺開發及仿真調試分析

圖7 信號采集波形和頻譜分析

由圖7得知，采用本文設計的信號采集系統，能有效實現實時信號波形采集和頻譜分析。選定一組幅頻值，設定干擾信噪比為-12 dB，采用本文設計系統對三個亮點進行定位檢測，得到檢測結果如圖8所示。

圖8 信號采集系統對目標信號源的檢測結果

由圖8分析結果得知，采用本文系統能準確實現對目標信號源的準確定位檢測，抗干擾性能較好。

4 結束語

本文進行了實時信號采集系統的優化設計研究，提出一種基于DSP+FPGA的實時信號采集系統設計方案，首先進行了系統的總體設計描述，采集的實時信號為電磁目標回波信號，對采集的原始信號通過模擬信號預處理機進行放大濾波處理，采用TMS32010DSP芯片作為信號處理器核心芯片實現實時信號采集和處理，通過DSP控制D/A轉換器進行數/模轉換，采用可編程的FPGA平臺設計數據存儲模塊和信號回放模塊，在PC機上實時顯示采樣數據和DSP處理結果，實現系統優化。系統測試結果表明，本文設計系統具有較好的實時信號采集功能，系統的穩定性較好，抗干擾能力較強，具有較高的實用價值。

[1] 鐘 凱,彭 華,葛臨東. 基于FABA-SISO的時變頻率選擇性衰落信道CPM信號盲均衡[J]. 電子與信息學報, 2015, 37(11): 2672-2677.

[2] 張 聰, 余文峰, 夏 珉, 等. 光纖受激布里淵散射的光信號特性分析[J]. 激光技術, 2016, 40(3): 363-366.

[3] 潘賽虎, 司長峰, 郭坤平,等. OLEDs瞬態延遲時間的模擬及在信號通訊的應用[J]. 發光學報, 2017,38(2): 188-193.

[4] 鄧 異,梁 燕,周 勇.水聲換能器基陣信號采集系統優化設計[J].物聯網技術,2015,5(4):36-37.

[5] 李春龍,劉 瑩.一種高斯色噪聲混響背景的寬帶信號檢測算法[J].科學技術與工程,2011,11(3): 480-483.

[6] 劉昊晨,梁 紅.線性調頻信號參數估計和仿真研究[J].計算機仿真,2011,10(14): 157-159.

[7] 劉家亮,王海燕,姜喆,等.垂直線列陣結構對PTRM陣處理空間增益的影響[J].魚雷技術,2010,18(4): 263-267.

[8] 童崢嶸, 郭尊禮, 曹 曄, 等. 小波包變換對CO-OFDM系統高峰均比的抑制性能研究[J]. 光子學報, 2015, 44(12): 120-121.

[9] Din D R,Huang J S. Multicast backup reprovisioning problem for Hamiltonian cycle-based protection on WDM networks[J]. Optical Fiber Technology, 2014, 20(2): 142-157.

[10] Choi J S. Design and implementation of a PCE-based software-defined provisioning framework for carrier-grade MPLS-TP networks[J]. Photonic Network Communications, 2014, 29(1): 96-105.

[11] ST-Charles P, Bilodeau G,Bergevin R. SuBSENSE: a universal change detection method with local adaptive sensitivity[J]. IEEE Transactions on Image Processing, 2015, 24(1): 359-373.

[12] Moghadam A A, Kumar M, Radha H. Common and Innovative visuals: a sparsity modeling framework for video[J]. IEEE Transactions on Image Processing, 2014, 23(9): 4055-4069.

Design and Implementation of Real Time Signal Acquisition System Based on DSP+FPGA

Zhou Xinchun

(Institute of Physics & Optoelectronics Technology,Baoji University of Arts and Sciences,Baoji 721016,China)

In order to improve the accuracy and bias of real-time signal acquisition, a real-time signal acquisition system based on DSP+FPGA is proposed. The system adopts 4 transducer array to build parallel array signal acquisition unit, the original signal acquisition amplification filtering through analog signal pretreatment, using TMS32010DSP chip as the core of signal processor chip to realize real-time signal acquisition and processing, including the signal spectrum analysis and target information simulation, controlled by DSP D/A converter DAC, through the realization of FPGA data storage, real-time display on the PC and DSP sampling data processing results. The performance of the system is tested by simulation. The results show that the signal acquisition system can effectively realize the real-time signal acquisition and processing, the anti-interference ability is strong.

DSP; FPGA; signal acquisition; system design

2017-02-22；

2017-03-06。

寶雞市科技局項目(16RKX1-16)；寶雞文理學院院級重點項目(ZK2017010)。

周新淳(1983-)，男，陜西寶雞人，碩士研究生，講師，主要從事通信技術、單片機及嵌入式系統方向的研究。

1671-4598(2017)08-0210-04

10.16526/j.cnki.11-4762/tp.2017.08.054

TN911

A