多通道相控PWM信號源的設計與應用

文/單玉潔 李淑萍 張磊磊

多通道相控PWM信號源的設計與應用

文/單玉潔 李淑萍 張磊磊

信號源是發射分機的重要組成部分，為發射機提供高精度幅度、相位可控、抗干擾能力強的信號，它的穩定性和抗干擾性對整個發射分機至關重要。本文提出了一種多通道相控PWM信號源的設計方法，該信號源多通道可高精度相控、耗費資源少、抗干擾能力強。在海試、湖試實際的測試結果表明，這種電路設計具有高精度、幅度相位可控、傳輸距離長及抗噪聲干擾強等特點。

高精度 相控 PWM信號源

1 引言

相控信號源基于相位補償原理，采用精度高、控制方便的數字式發射延遲實現。PWM控制技術由于具有抗干擾性強等優點在機械控制中獲得廣泛的應用。PWM控制的基本原理主要是依據采樣控制理論中的結論：沖量相等而形狀不同的窄脈沖加在具有慣性的環節上時，其效果基本相同。PWM的一個優點是信號是數字形式的，可將噪聲影響降到最低，增強了噪聲抵抗能力，極大的延長通信距離。多通道相控PWM信號源可滿足幅度、相位高精度可控、存儲資源耗費少、抗干擾能力強等要求。

2 工作原理

2.1 信號波形計算

信號源波形包括CW脈沖信號、雙曲調頻信號（HFM）和逆雙曲調頻信號（IHFM）三種信號，其脈寬為25ms、50ms、100ms和200ms。

2.1.1 CW脈沖信號

若CW脈沖信號脈寬為T，中心頻率為f0，本艦航速為v，發射方位為θ，則CW脈沖信號可表示為：

圖1：CW脈沖信號

2.1.2 調頻信號

調頻信號包括雙曲調頻信號和逆雙曲調頻信號，其中逆雙曲調頻信號的低頻對應HFM的高頻，其高頻對應HFM的低頻。若雙曲調頻信號的脈寬為T，帶寬為B，中心頻率為f0，則HFM信號可表示為：

式中，A是幅度，fl=f0-B/2，fh=f0+B/2，k=B/(Tfh)。 圖 2給 出 T=0.1s，B=500Hz，fs=150kHz，f0=1250Hz的雙曲調頻信號。

圖2：HFM信號

2.2 信號窗函數

信號源波形在延遲前通常需要對其進行加窗處理，以提高主旁瓣比。若窗函數選擇漢寧窗，則可表示為：

式中，N為窗的長度，n=0,1,…,N-1。考慮到DSP計算量限制，DSP處理時并不是實時計算出每個脈沖寬度的對應窗，而是根據脈沖寬度將窗分為T＜30ms，30ms≤T＜100ms和T≥100ms三個區間進行處理，并預先計算每個窗區間的對應窗值，因此DSP只需根據脈寬選擇相應的數據窗。若脈寬T=0.1s，B=500Hz，fs=150kHz，f0=1250Hz， 窗 長 為2000，則加窗的CW脈沖信號和雙曲調頻信號分別如圖3和圖4所示。

圖3：加窗的CW脈沖信號

圖4：加窗的HFM信號

2.3 信號時延

假設主被動信號源的平面陣垂直放置xoz平面，它由3×48個陣元組成，在x軸上有48個陣元，相鄰間距為d，在z軸上有3個陣元，其中每個陣元由相鄰兩個陣元構成，其等效陣元間距為4d。若以平面陣的左上角的陣元為參考點，信號入射到第k個陣元上，相對于參考陣元的時延為：

式中，c為聲速，θ為信號入射方位角，表示與x軸的夾角，φ為俯仰角，表示與z軸的夾角，(xk,zk)為平面陣的每個陣元在xoz平面的坐標。與常規的平面陣不同的是主被動平面陣的陣元采用相互交錯的布陣方式，因此每個陣元時延需根據平面陣在水面艦艇的安裝位置來確定。若以本艦航行方向為x軸，以垂直本艦指向水面為z軸，則平面陣奇數列的時延為：

平面陣偶數列的時延為：

若發射信號為CW脈沖信號，陣元間距d=0.06m，方位角θ=60°，俯仰角φ=0°，沿著x軸取平面陣的某一行來分析各通道間的時延關系。圖5給出了5個通道對應的延時信號。

圖5：經過延時的通道信號

2.4 PWM信號設計

脈寬寬度調制式（PWM）是一種對模擬信號電平進行數字編碼的方法。通過高分辨率計數器的使用，方波的占空比被調制用來對一個具體模擬信號的電平進行編碼。

在信號源設計中，FPGA接收來自DSP算好的波形數據，存儲到SRAM里，按時延讀出各通道的波形數據，并輸出PWM波形。

3 設計實現

信號源的作用有：一是與上位機通信，接收上位機的發射方式命令并將發射機的工作狀態報告上位機；二是根據按照要求產生多路信號給功放模塊。

發射機工作時受上位機控制，設置信號類型、脈沖寬度、脈沖周期、波束角度等參數，信號源接收到這些命令后，DSP計算信號波形，將波形數據、時延數據傳送給FPGA，由FPGA產生PWM信號，并發給各路發射機。同時監測發射機的工作狀態，在發生故障時也將故障代碼送至上位機，以便知道發射機的工作狀態。信號源系統核心為FPGA芯片，通過串口接收上位機工作參數與波形數據、時延數據等。DSP負責控制命令的解釋，信號的生成、傳輸。FPGA接收DSP輸出的信號數據，根據各通道延遲數據，產生各個通道的PWM信號，如圖6所示。

圖6：信號源DSP處理流程圖

FPGA接收DSP送出的波形數據，產生PA、PB信號，根據延遲信息，送出通道數據，相移精度為75MHz。其內部邏輯框圖見下圖7。

圖7：FPGA內部邏輯框圖

由外部同步，FPGA根據各通道延遲參數對基本波形數據精確延時輸出，以PWM形式形成波束。

FPGA與DSP接口為存儲器方式，與DSP連線為三總線方式，并包括給DSP的中斷INT，FPGA的使能CTL。這里INT為數據請求中斷。在FPGA接到CTL后，根據參數設置初始化配置FPGA。當CTL有效時，在FPGA接到同步之后，FIFO中數據存儲量少于512時則置INT一次有效。

4 結語

本文描述信號源具有幅度、相位高精度可控、存儲資源耗費少、抗干擾能力強等特點。該信號源已在多個設備中得到了應用，通過在湖試、海試中實際測量，證明這種設計滿足設備技術需求。

[1]田坦,劉國枝,孫大軍.聲納技術[M].哈爾濱:哈爾濱工程大學出版社,2011.

[2]李啟虎.聲納信號處理引論[M].北京：海洋出版社,2000(03):13-317.

[3]徐哲,魏民祥.一種實用的變占空比PWM信號Simulink實現方法[J].制造業自動化,2014.

[4]單玉潔,李淑萍.一種基于FPGA的高精度相控信號源的實現方法[J].聲學與電子工程[M].CN33-1099/TN.

作者工作單位上海船舶電子設備研究所 上海市 201108