數(shù)字電子技術(shù)與 EDA技術(shù)相結(jié)合的探討

【摘要】：目前，研究電子信息工程專業(yè)的“數(shù)字電子技術(shù)”和“EDA技術(shù)”這兩項課程相結(jié)合的案例不多的情況下，本文對此兩項課程的結(jié)合進行了解析。用EDA軟件M ax+Plus Ⅱ，與實際結(jié)合， 模擬仿真，分析后得出這兩項技術(shù)相結(jié)合可有以下三個益處：軟件化硬件電路的設(shè)計，對疑難電路現(xiàn)場有可靠的分析，數(shù)字電路實驗室實現(xiàn)“開放”。 研究這兩項技術(shù)的結(jié)合，讓我們的教員對理論知識認識得更加通透，講解的時候更加讓人容易明白；使學生驗證并設(shè)計電路的機會大大的增多，不論是教學者還是學習者，都有很大益處。

關(guān)鍵詞：數(shù)字電子技術(shù)；EDA 技術(shù)；結(jié)合；仿真

數(shù)字化是信息社會產(chǎn)業(yè)發(fā)展的趨勢，所以數(shù)字技術(shù)在電子信息及相關(guān)專業(yè)中越來越受重視。數(shù)字技術(shù)中，數(shù)字電子技術(shù)是非常重要的學科基礎(chǔ)。而作為數(shù)字 電子技術(shù)延伸的EDA（Elec-tronic Design Automation）技術(shù)， 在電子信息類本科教學中已經(jīng)被引入。現(xiàn)在，對這兩項課程的單獨教學改革已經(jīng)不少，但把二者相互結(jié)合的優(yōu)勢益處，還需要教職員的開發(fā)。現(xiàn)在，我們就結(jié)合實例，使用EDA工具軟件，就二者相結(jié)合的安全做一些解析。

一、常用 EDA工具軟件簡介

加拿大 IIT 公司推出的 EWB （Electronics WorkBench），在 EWB 基礎(chǔ)上形成的 Multi-sim 以及美國 Altera 公司開發(fā)的 Max +Plus Ⅱ 是目前常用的 EDA 軟件。我單位 EDA 實驗室所使用的軟件是美國 Al-tera 公司開發(fā)的 Max +Plus Ⅱ ， 所以就基于此平臺，進行案例分析的。Max +Plus Ⅱ（Multiple Array and ProgrammingLogic User System）與 Windows 操作系統(tǒng)的程序界面類似， 使用鼠標和全菜單來操作，這種EDA 工具易學易用，功能全面，使用方便。對原理圖、VHDL 語言和 Verilog 語言文本文件Max +Plus Ⅱ都可以支持， 以及波形EDIF 等格式化的文件作為設(shè)計輸入。使用 Max +Plus Ⅱ經(jīng)過設(shè)計輸入、設(shè)計編譯 、設(shè)計仿真 、下載即可完成，進行電路設(shè)計的過程非常簡單。

二、數(shù)字電子技術(shù)與 EDA 技術(shù)相結(jié)合的幾點益處

1、把數(shù)字電子技術(shù)中的非常不好實現(xiàn)的硬件轉(zhuǎn)化為軟件設(shè)計應(yīng)用到傳統(tǒng)的數(shù)字電子技術(shù)教學里。在邏輯電路設(shè)計的教授時，把設(shè)計要求放在首位，列出真值表；第二步化簡邏輯函數(shù)，保證得到輸出函數(shù)表達式是最簡的，最后一步就是確定并正確畫出邏輯圖 。這種方法比較適用于輸入變量少的時候，因為這個時候，這個方法是最簡單而且最有效，但是如果輸入變量比較多的時候，用這種方法就顯得相當吃力。下面以設(shè)計 8 位奇校驗電路為例進行說明若采用傳統(tǒng)的設(shè)計方案 ，首先需要畫出 8 變量真值表，8 變量真值表需要 2 8 行（即 256 行）， 這就非常麻煩，而邏輯函數(shù)的化簡更是難上加難。如果借助Max +Plus Ⅱ軟件， 使用 VHDL 語句， 按照 8 位奇校驗邏輯功能 ，用軟件方法來實現(xiàn)硬件設(shè)計。8 位奇校驗電路的VHDL 程序如下所示：

library ieee；

use ieee.std-logic-1164.all；

entity p-check is

port（a：in std-logic-vector （7 downto 0）；

y：out std-logic）；

end p-check；

architecture art of p-check is

begin

process（a）

variable tmp：std-logic；

begin

tmp：='1'；

for i in 0 to 7 loop

tmp：=tmp xor a（i）；

end loop；

y<=tmp；

end process；

end art；

其中：a 表示 8 位輸入信號；y 表示奇校驗輸出 ， 通過觀察該程序可以發(fā)現(xiàn)， 程序邏輯性強 ，簡單易讀 。對上述程序進行仿真 ，仿真波形如圖 1所示。

由以上的案例能得出，仿真波形完全符合奇校驗邏輯功能。在Max +Plus Ⅱ軟件下進行綜合，可以得到 8位奇校驗電路的邏輯符號 ，如果其他的設(shè)計工作用到8 位奇校驗功能時，完全可直接用此元器件，免去了重復的設(shè)計工作，讓設(shè)計工作更加方便。

2、應(yīng)用 Max +Plus Ⅱ 分析電路現(xiàn)象

我們身邊，數(shù)字電路基本上是到處都有的，這就為我們理論實踐結(jié)合提供了很好的基礎(chǔ)，這樣教學也會讓人印象更深刻，更容易接受。可現(xiàn)實中，學生總是不能把二者很好的結(jié)合起來，甚至出現(xiàn)自己設(shè)計的電路實驗得，得出的結(jié)果與理論結(jié)果不相同的情況。要是只進行理論講解的話，學生一般很難理解明白。怎么把電路的工作過程生動鮮活的展現(xiàn)到學生面前，對學生理解是很重要的。

比如 ，在實驗課中使用集成電路 74160 設(shè)計一個模 4計數(shù)器， 模為 4 即說明計數(shù)器中應(yīng)有 4 個狀態(tài) ， 共占有 4 個時鐘周期 。在實驗過程中，采用異步清零法設(shè)計的學生發(fā)現(xiàn) ， 他們所設(shè)計的電路輸出狀態(tài)為 000， 001 ，010 ，011 ， 100， 其中 ， 前 4 個狀態(tài)中每個狀態(tài)占用一個時鐘周期 ，第五個狀態(tài)中 100 的持續(xù)時間非常短 ，而后計數(shù)器的輸出狀態(tài)為 000 。面對這種實驗現(xiàn)象， 單純從理論的角度出發(fā)講解， 學生接受起來很困難 。下面，以此為例， 通過在 Max +Plus Ⅱ平臺下進行原理圖設(shè)計和仿真分析，幫助學生進行電路現(xiàn)象的觀察 。

圖 2 是使用 74160 的異步清零功能設(shè)計的模 4 計數(shù)器 。其中， A ， B ， C ， D 是并行數(shù)據(jù)輸入端 ；ENT 和ENP 是使能端；LDN 是同步置數(shù)端 ；CLRN 是異步清零端 ；QA ，QB ，QC ，QD 為計數(shù)器的輸出 [ 9，10] ， 仿真波形從圖 3 中可以看出 ，當 ENT 和 ENP 接高電平時 ，第一個計數(shù)脈沖到來時計數(shù)器從 000 開始計數(shù)， 此后每來一個計數(shù)脈沖， 計數(shù)器的輸出狀態(tài)加 1， 當?shù)谖鍌€計數(shù)脈沖（例如在 170 ns 時）到來時 ， 計數(shù)器的輸出為100 ，由于通過非門將 QC 信號反饋給 CLRN ， CLRN 此時得到低電平， 74160 的異步清零端有效， 則計數(shù)器立即被清零， 計數(shù)器的輸出狀態(tài)為 000， 回到計數(shù)器的初始狀態(tài)。在此工作過程中 ， 100 狀態(tài)持續(xù)的時間非常短，與隨后出現(xiàn)的 000 狀態(tài)共同占有一個時鐘周期 。通過對仿真波形的分析， 學生能夠比較形象地理解“異步清零”的工作過程， 也能夠解釋在實驗過程中所觀察到的實驗現(xiàn)象。

3、“開放的”數(shù)字電子技術(shù)實驗室

實驗課、課程設(shè)計構(gòu)成了數(shù)字電子技術(shù)課程的主要實踐環(huán)節(jié)。學生的實踐機會限于固定的課時，十分有限，而數(shù)字電子技術(shù)課程如果不通過實踐，很難將其掌握好，而且這門課程也是電子設(shè)計的基礎(chǔ)課程。假如連實際操作的機會都寥寥，怎么進行電子設(shè)計，又如何能設(shè)計好電路。

三、 結(jié)束語

將數(shù)字電子技術(shù)與 EDA 技術(shù)結(jié)合 ，開闊了我們學生與老師的教學思路，讓學生學習的時候有更多的仿真實驗的機會，對教學者和學習者都有重大的作用。

參考文獻：

[1] 李東生， 尹學忠.改革傳統(tǒng)課程教學， 強化 EDA 和集成電路設(shè)計[ J] .實驗技術(shù)與管理， 2005， 22（4）：1-2， 5.

[2] 曾湘英.在數(shù)字電路教學中應(yīng)用 EDA 技術(shù)[ J] .實驗技術(shù)與管理， 2006， 23（5）：87-89.

[3] 袁新娣， 楊漢祥.EDA 在《數(shù)字電路》教學中的應(yīng)用[ J] .現(xiàn)代電子技術(shù)， 2006， 29（4）：47-48， 51.