試析嵌入式系統硬件調試方法的研究與設計

程曉鵬

摘要：本文通過分析嵌入式系統CPU信號的控制及工作時序的靜態調試，對常見的電路系統的測試以及硬件故障定位進行一定闡述，希望能為相關人員提供參考借鑒。

關鍵詞：嵌入式系統;CPU;靜態調試

中圖分類號：TP368.1 文獻標識碼：A 文章編號：1007-9416（2018）11-0157-01

隨著嵌入式系統運營范圍愈加廣泛，硬件開發特變得更加復雜。分析嵌入式系統硬件調試，對于實現規范化企業各項工業生產應用、大規模生產有著非常重要意義。通過硬件調試也能夠方便嵌入系統的準確開發，但是對于一些開發能力較弱，生產能力較小的企業來說，硬件調試的成本較高。本文針對嵌入式系統開發各個硬件特性。提出了一些經濟有效的測試方法，希望能為企業應用。

1 常見嵌入式系統硬件特征和調試方式

1.1 硬件特征

一個完整的嵌入式硬件系統需要有控制器、存儲器、顯示接口、信息接口等硬件。根據硬件發揮作用和適用范圍不同，還會存在如、A/D接口和D/A接口、這些接口將直接作用于模擬信號處理相關的電路。

1.2 硬件調試

在基于微控制器產生控制系統信號的基礎上，嵌入式系統通過對信息分析和流向控制，從而實現整個系統特定功能操作。對于信號反應流程，程序實現常借助于CPU外部時序信號。在某種意義上來說，CPU產生對時序信號控制起到了關鍵性調試作用。因此，通過模仿CPU的各項功能，就可以擺脫微控制器的約束，獨立地對硬件進行測試。在此基礎上，很多仿真器都被用來進行調試測試。不過這種仿真器只能實現指令級的調試，不能執行信息的處理。對于一些多款嵌入系統開發并不實用，對于事件故障判定不敏感[1]。

本文的提出硬件測試功能建議正是基于CPU系統時序信號的模擬，從而實現嵌入式系統硬件的故障定位以及相關調試。現將常見的MCS-51微控制器嵌入系統相關調試為例，對具體調試和應用進行可行性分析。

2 調試原理分析

如圖1所示，MCS-51的相關儲存操作需要經過a段取讀以及b段寫入以及c段讀時序。

根據讀取時序信號的類型不同可以借助CPU調試處理的流程和原理如[2]：（1）CPU對于外部數據的讀取：數據先是對PO、P2口進行數據輸送，當ALE接到有效指令后會產生信號對A0-A7實現封鎖。等到RD有效性信號發出后，A0-A15和RAM單元將數據讀出，在經過PO口將信號傳回CPU實現對外部的數據的讀取。（2）外部數據的譯寫：類似于外部數據的讀取，通常是在WD實現信號指令后，將PO口數據寫入A0-A15相關RAM單元，實現數據的完成譯寫流程。（3）對于程序儲存器CPU時序讀取：讀取時候現將ALE地址信號進行有效鎖存，同時為了保證P2口送出的A8-A15信號有效，將PO口輸出的A0～A7信號進行鎖存。當PSEN信號進行指令發揮時候能夠將信息從PO口輸入CPU程序內部，實現儲存器的讀程序指令。（4）對于外部1/0接口的擴展訪問：通常在8031系統中沒有特定該類型接口的指令。采用的方法一般是外部數據儲存、同一地址編址，因此和外部的RAM時序處理方法一致。（5）靜態調試：為了實現MCS-51系統嵌入式核心硬件調試，需要借助邏輯點落產生的相關信號如WR、PO等，實現邏輯電平信號的調試。該類型不同與CPU的動態運行，被稱為“靜態調試”，究其作用，該方法更能分析內部電路連接、期間邏輯性的正常與否，適合后續調試工作。

3 靜態調試

3.1 CPU模擬原理

建立一個簡單的硬件調試系統，CPU信號的產生離不開幾點調試工具：（1）WE：進行信息譯寫功能;（2）ALE：常用的地址鎖存信號;（3）RD：對于外部數據儲存信號控制分析;（4）PSEN：對于外部程序儲存器控制信號;（5）低8位地址/數據信號（P0.0-P0.7）、高8位地址信號（P2.0-P2.7）。

通過以上信號以及處理工具的幫助，能夠實現CPU在電路驅動后產生對應時序仿真信號，同時也能利用驅動器產生反向LED信號實現狀態監控功能。針對于1/O信號制定相關信號燈指令。同時，仿真信號在通過相關設備鏈接下能夠實現與CPU信號的同步更新，通過待測系統調試板控制CPU位置就能實現調試。通過以上靜態調試流程后，將CPU進行恢復就能進行下一步開發工作。

3.2 對于常見調試案例分析

通過CPU時序信號的相關控制與操作能夠實現待測系統整個電路結構和模塊的統一調試，方便對于電路系統的全面檢測和故障定位分析。下面通過列舉相關案例分析通過端口排除硬件故障的調試方法。配合安裝和調試工具能顯示電路運行狀態，在模擬CPU工作時序時候，能夠將電路組件各個部位的執行情況利用控制信號反饋。對應處理流程如：

（1）對于1/O端口的訪問調試：首先通過Sa0-5a15產生端口地址，在系統加電基礎上，產生相關的ALE正脈沖，將IC3（373）將低8位信號進行鎖存，因為PO端口和373的輸出是隔離，因此不會影響373功能輸出，保證地址鎖存功能正確。同時，讓P2口接1C2進行驅動輸入。在判斷IC2信號下對高8位地址信號相關電路信號進行分析性，若IC2正確，IC6就會輸出信號。（2）對于端口數據讀取測試：此項測試前提是讓Sa0-Sa7之間的調試工具相互隔開，減少因為應注意將調試工具開關P0.0-P0.7信號反饋造成電路短路發生頻率。通過讓ScR發出有效信號RD信號，經IC5（244）驅動送出在1C6譯碼器翻譯成有效信號，在1C8（245）運行基礎上，將相關數據反饋P0口，借助調試工具將相關數據同端口輸出。這種方式能夠控制相關信號的闡釋、實現器件、線路故障對應排除工作，適用于多種電路模塊組件調試。

4 結語

本文分析了在CPU時序控制信號調試方面各個流程，幫助對嵌入式硬件開發中相關電路組件、電路板的排查和故障定位，有助于開發人員對于硬件調試各項應用。

參考文獻

[1]王娟.基于ARM7的嵌入式系統虛擬實驗平臺的設計[J].電子設計工程，2017（13）：135-138+142.

[2]職燕，蔣存波，徐健，等.嵌入式系統硬件調試方法的研究與設計[J].電測與儀表，2006（4）：49-51.

Research and Design of Embedded System Hardware Debugging Method

CHENG Xiao-peng

（Gaoxinxing Science and Technology Group Co.， Ltd. ， Guangzhou Guangdong? 510530）

Abstract：By analyzing the control of CPU signal and static debugging of working sequence in embedded system， this paper expounds the common circuit system test and hardware fault location， hoping to provide reference for relevant personnel.

Key words：embedded system; CPU; static debugging