基于FPGA的RS422總線故障注入系統

劉云飛 謝洪森

摘要

介紹一種基于FPGA的可編程RS422總線故障注入系統，分析了系統的功能需求等。

【關鍵詞】RS422 總線故障 注入系統

故障注入是進行產品測試性試驗的重要技術手段。目前RS422總線應用廣泛，應用RS422總線的系統要進行聯試聯調，其總線接口的容錯能力需要測試。很多軟硬件平臺的測試都需要模擬出RS422總線系統故障，然后測試軟硬件平臺對RS422總線系統故障的處理能力和反應速度，但是由于故障種類和類型很多，有些故障又比較復雜，不容易模擬出所有故障，因此需要一種可編程模擬RS422總線接口故障的平臺，能夠模擬出各式各樣的RS422總線接口故障。

1 系統功能

1.1 基本工作模式

當RS422總線故障注入設備接到來自計算機A的第一比特串行數據后，開始對其進行轉發，其轉發時延低到3時鐘周期。進行故障注入時，故障注入設備根據故障用例以及相應計算機的RS422通信協議確定需要發送故障數據的位置，識別到目標位到達后，發送故障位，其處理時延低到3時鐘周期。

另外，能夠對RS422通信接口的輸出數據建立保持時間進行故障模擬，如對于在時鐘上升沿數據輸出，下降沿采樣數據的接口，故障注入設備能夠通過高頻信號，在鄰近時鐘下降沿時將數據輸出，反之對于上升沿采樣數據的接口，也能夠在鄰近時鐘上升沿時將數據輸出。

對于秒脈沖信號的向后延時輸出，故障輸入設備對接收到的秒脈沖信號，向后隨即延時一段時間后輸出，對于向前提前輸出，故障輸入設備對接收到的秒脈沖信號，首先直接輸出秒脈沖信號，之后延時一段時間后輸出；對于更改秒脈沖信號低脈沖信號的寬度，故障輸入設備隨機增加或者減小秒脈沖信號低電平的持續時間實現故障的注入；對于秒脈沖信號的輸出停止，故障輸入設備直接將秒脈沖輸出端口的信號輸出停止，此時輸出端口的電平信號可以隨機為高電平或者低電平信號，對于正常情況下，輸出的秒脈沖信號與輸入的秒脈沖信號之間的傳輸延時小于lus。

對于更改高穩時鐘信號的輸出頻率，故障注入設備可以對高穩時鐘信號隨機的在1MHz頻率的基礎上增加或減小一定的頻率偏移，對于更改高穩時鐘的輸出占空比，通過隨機的更改高電平持續時間以及低電平輸出時間實現，但是高電平輸出時間與低電平輸出時間之和不能大于一個時鐘周期，對于輸出停止故障注入，故障注入設備直接關閉高穩時鐘信號的輸出，此時端口可以隨機的處于高電平或低電平。

1.2 同步/異步RS422數據通信接口故障注入

1.2.1 RS422數據轉發

包括端到端通信；b）可對每一比特數據進行實時轉發；c）較小的轉發時延；

1.2.2 RS422故障注入

（1）可對每一比特數據進行實時處理；

（2）較小的處理時延；

（3）故障數據注入；

（4）建立保持時間故障模擬。

1.3 秒脈沖及高穗時鐘RS422接口故障注入

1.3.1 秒脈沖接口

（a）采用平衡差分傳輸；（b）遵循ANSI/TIA/EIA-422標準規范；（c）故障輸入方式：隨機更改脈沖信號輸出的周期、低脈沖信號的寬度、輸出停止。

1.3.2 高穩時鐘接口

（a）平衡差分傳輸；（b）遵循ANSI/TIA/EIA-422標準規范；

（c）故障輸入方式：隨機更改高穩時鐘信號的輸出頻率、占空比、輸出停止。

2 硬件設計

RS422總線故障注入系統總體組成如圖所1所示，RS422故障注入設備由RS422故障注入功能板，和測試專用主機組成。

2.1 RS422故障注入功能板

采用嵌入式PCI板卡形式，可接收和轉發RS422接口數據。以FPGA芯片為核心，實現故障數據的注入算法操作；并提供1個PCI控制器，可接收測試主機發送的管理指令，并向主機提交數據。功能板上同步/異步RS422數據通信接口采用端到端的通信方式，通過高頻率工作時鐘的FPGA芯片實現較小的轉發和處理時延。

RS422故障注入功能板基于Testar2002RS422串口卡實現。Testar 2002 RS422串口卡具有PCI總線，可以實現RS422差分數據轉發與處理的串口卡，板上采用Xilinx公司XC6SLX系列FPGA提供數據處理和通信控制功能。PCI-R422板卡可提供1路RS422標準的差分數據輸入和1路RS422數據輸出功能，并可通過PCI總線進行板卡與主機之間的數據

通信。另外，板卡可接收1PPS時鐘信號并可通過FPGA調整其時序。同時板卡可以接收SMA接口的10MHz高精度時鐘作為參考時鐘。

功能板硬件框圖如圖2所示。

FPGA工作流程如圖3所示。

2.2 測試專用主機

采用具有通用數據總線（PCI）的計算機主機，運行Windows操作系統和應用程序。用于對功能板進行配置和管理，控制功能板的故障注入功能，并對從功能板接收的數據進行分析處理。

3 軟件設計

系統軟件主要包括2部分，一是Windriver驅動，用于FPGA與RS422數據監視與注入軟件之間的通信；二是RS422數據監視與注入軟件，用于根據故障注入前端的命令配置FPGA的配置參數和計算出故障參數，將故障參數發送至FPGA，并且接收FPGA故障注入之后的數據，以備比對。

同步/異步RS422數據通信接口轉發故障注入原理如圖4所示。

RS422數據監視與注入軟件的工作流程如圖5所示，首先接收故障注入前端的配置參數；再根據該配置參數配置FPGA的各個寄存器，例如：時鐘，串口速度等；計算故障參數；然后發送故障參數至FPGA；接收并保存FPGA發送的故障注入前后的數據；根據故障注入參數和故障用例造出理論上的故障注入后的數據；對比理論數據與FPGA實際輸出數據；將比對結果反饋至用戶界面。

RS422故障用例分為以下三類：

（1）基于RS422協議的上層協議故障注入，這類故障要結合具體的故障注入需求詳細說明，明確要求實現多長時間的建立保持時間調整范圍，設置好故障注入延遲、是否要求實時轉發。

（2）對標準的1PPS時鐘進行故障注入，有三種模式：調整周期，調整低電平的占空比，還有輸出停止。

（3）對高穩定時鐘信號的故障注入需求，三個模式：更改輸出頻率，占空比，停止輸出。

4 實時性分析

為獲得預期的測試效果，RS422故障注入設備在正確執行故障注入操作的同時必須保證數據轉發、處理所造成的傳輸延時在可接受范圍內，不影響系統的常規和測試使用。

RS422通信速率限制：RS422通信的理論傳輸速率最大為10Mbps；在傳輸距離為100米、傳輸介質為平衡雙絞線的實際使用環境中，其傳輸速率僅為約1Mbps。以10Mbps傳輸速率計算，其單位比特寬度為l00ns。

FPGA數據處理速度：目前，常用的FPGA芯片（如Xilinx Vertex5）的輸入時鐘最高也已經達到300?400MHz的水平，即1個時鐘周期在5ns以內。

通過上述對比可以看到，FPGA的時鐘頻率可以達到RS422數據率的20倍以上。在RS422通信中1個比特數據的傳輸周期內，FPGA可以進行多個時鐘周期的數據操作（如圖6所示）；根據系統軟硬件設計方案，FPGA只需根據參數配置對指定的數據位進行0/1翻轉，而不需對復雜的應用層通信協議進行處理，這樣對FPGA邏輯實現的難度、FPGA的資源消耗以及硬件整體復雜度的要求比較合理，具有較高的可行性；雖然FPGA進行數據轉發或進行故障位操作時，可能仍將耗費多個時鐘周期，但是在FPGA設計中通過減少大規模的組合邏輯、減少LUT級聯的數量、增加約束/流水/切割狀態等措施，可以進一步提高FPGA的工作頻率、減少寄存器到寄存器的時延，完全可以滿足使用要求。

5 故障操作方式

故障操作方式包括2種：手動觸發與PCI總線觸發。

5.1 手動觸發

在故障注入功能板上具有4個故障模式選擇開關，通過手動設置開關的狀態可對應多種不同的故障模式針對若干種典型的故障用例，在FPGA中預先配置相應的參數信息，FPGA根據選擇開關的設置選用預先設定的參數對其所對應的故障位進行處理。手動觸發方式操作簡便快捷，可以在不依賴專用測試主機和測試軟件的條件下對系統進行基本的故障注入。

5.2 PCI總線觸發

將故障注入功能板插入專用測試主機，在主機上運行相關設備驅動和測試軟件，可以在軟件操作界面上根據需要選擇相應的配置參數并通過PCI總線發送到FPGA；在故障注入過程中，主機還通過PCI總線獲取功能板的運行狀態和各類數據，由分析軟件進行分析。PCI總線觸發方式功能豐富，具有完善的故障模擬、監控、記錄、分析功能。

6 結語

基于FPGA的RS422總線故障注入系統，采用可編程器件，能夠模擬出各式各樣的RS422總線接口故障，從而全面測試軟硬件平臺RS422總線接口的功能和性能。同時能夠檢測系統/設備功能設計的缺陷，驗證系統/設備故障適應能力，復現系統故障，提供故障解決有效手段，驗證系統設計，為系統驗證提供強有力手段。

參考文獻

[1]岳曉東.一種通用串行總線的故障注入系統設計[J].電子技術與軟件工程，2016（05）：128.

[2]李妮娜.基于RS485總線的電氣故障模擬實驗裝置的設計[J].上海工程技術大學學報，2008，22（01）.

[3]李佳亮.故障注入技術研究與展望[J].機械工程師，2016（08）：83-85.

[4]仲廣沛.基于FPGA的故障注入技術的研究[D].哈爾濱工業大學，2015（06h18-42.