基于異構處理器的通信信道模擬平臺設計

吳 桐 ，閆 毅 ，王春梅

（1.中國科學院國家空間科學中心北京100190；2.中國科學院大學北京100010）

在無線通信系統的測試中，通常采用實地測試的方法，后來發展起來信道模擬手段，使通信系統的測試方法得以擴展，測試效率大大提升[1]。隨著近年來數字信號處理的快速發展，信道模擬的結果也更加接近真實信道，信道模擬平臺也變得越來越復雜[2]。同時，信道模擬器或信道模擬平臺也關乎著現代通信前沿科技與國家發展[3]，是通信系統研制的試金石。

當前信道模擬的方法主要有兩種，即純軟件方法[4]和純硬件方法[5-7]。然而純軟件實現的信道模擬平臺通常為浮點運算，精度與實際通信系統硬件中的定點數偏差較大，并且一般在計算機中實現，其接口難以與實際通信設備連接；純硬件實現又有實現難度高，開發周期長，可擴展性低，靈活性差等問題。

文中將軟件方法和硬件方法進行結合，充分發揮出軟件的靈活優勢和硬件的高速優勢，利用一片結合了ARM和FPGA的異構處理器XC7Z020芯片，將實現了信道模擬器控制流的軟件放在ARM中，將實現了信道模擬器數據流的硬件放在FPGA中，二者通過AXI4總線進行片內通信，模擬平臺以方便通信系統測試。同時，引入軟件無線電的思想[8]，提高了系統的靈活性。

1 異構處理器的構成

1.1 結合ARM與FPGA的異構處理器

常見的異構處理器平臺只能把不同的處理器分別置于電路板上，采用布局走線將處理器連接起來，這樣導致處理器間接口不通用，每次改變都需要重新開發，同時布線的優劣將大大影響處理器間的通信速率。為此，Xilinx公司將ARM硬核與FPGA邏輯核集成進同一個芯片內，形成了Zynq系列異構處理器，片內直接互聯的結構使得處理器間的通信速率大大提升，也給軟硬件結合的設計方案提供了新的思路[9]。

異構處理器XC7Z020芯片的內部結構如圖1所示，主要分為處理系統（PS）和可編程邏輯（PL）兩部分，PS以ARM為主，同時有浮點數引擎和中斷控制器，用于嵌入式軟件開發，PL以FPGA為主，該芯片的可編程邏輯數量大約與Xilinx Artix7相當，用于硬件邏輯開發。

圖1 異構處理器內部結構

1.2 異構處理器內部交互總線

ARM與FPGA的內部交互方式主要有AXI總線、中斷、EMIO接口等，其中以AXI總線為最主要方式。

AXI總線主要分為3種：

1）AXI4，主要為解決高性能交互需求；

2）AXI4-lite，主要為解決低速、低吞吐率的交互需求，例如控制與狀態寄存器；

3）AXI4-stream，主要為解決高速數據流數據的交互需求。

2 通信信道模擬平臺設計

2.1 信道模擬算法設計

在通信信道中，最重要的便是加性高斯白噪聲（Additive White Gaussian Noise，AWGN）的模擬[10]。這類噪聲在自然界中十分普遍，也是影響通信系統性能的首要因素，因此AWGN噪聲是信道模擬平臺中必須能夠模擬出的因素。同時，在無線通信中，收發機之間的相對移動會產生多普勒效應[11]，對無線通信也有一定的影響。對于有測距功能的無線通信系統，信號傳播的延時是其關注的重點[12]。基于此，文章主要對以上3種信道情形進行模擬，即AWGN噪聲模擬、多普勒效應模擬、延時模擬。

AWGN噪聲在硬件模擬中，一般主要采用的是Box_Muller算法[13]。該算法用公式表示如下：

其中，n為AWGN噪聲，，g(x2)=cos(2πx2)，是相互獨立的均勻分布隨機變量x1、x2的函數。

我們在這里采用線性反饋移位寄存器（Linear Feedback Shifting Register，LFSR）來實現相互獨立的均勻分布隨機變量，利用ROM查找表來實現根方函數f(x1)和余弦函數g(x2)，實現原理框圖如圖2所示。

圖2 AWGN噪聲的生成原理

注意AWGN噪聲與輸入復信號是加法關系。

對于多普勒效應的模擬，采用復數乘法即可簡便快捷的實現，算法公式如下：

采用DDS算法可以容易的實現式中的正余弦項，最后與輸入信號經過一級復數乘法器就可以實現多普勒效應的模擬，實現原理框圖如圖3所示。

圖3 多普勒效應的生成原理

對于延時的模擬，一方面可以采用RAM或FIFO實現大范圍的延時，另一方面可以采用多速率信號處理的方法[14]實現高精度的延時。

首先，信號經過RAM或FIFO的整數倍延時，然后對信號進行插值，插值倍數M取決于輸入信號的采樣率fs以及欲實現的延時精度Δt：

例如，本文中輸入信號的采樣率為60 Msps，欲實現的延時精度為0.1 ns，則有M為167。

插值后的信號需要經過低通濾波器組，該濾波器組實現了兩次采樣之間的分數延時，濾波器的系數是一個M倍插值后抗混疊濾波器的多相分解：

其中，h(n)為M倍插值后抗混疊濾波器的沖激響應，h(r+nM)和Hr(zM)分別為多相分解后濾波器組的沖激響應和頻率響應。

最后經過M倍抽取以恢復原始采樣率。

則可以得到延時模擬的原理框圖如圖4所示。

2.2 信道模擬平臺架構設計

2.1節中的算法均為數據流，因此都應當被放在FPGA中實現，而控制模擬噪聲的功率、多普勒頻移的大小、延時的大小，都屬于控制流，因此應當放在ARM中實現。因此模擬平臺的實現架構如圖5所示。

圖4 延時模擬的生成原理

圖5 通信信道模擬平臺架構設計

圖中，射頻RF部分采用ADI公司高度集成的芯片AD9364[15]，其采樣率可達61.44 Msps，為了方便采樣和延時的計算而將其設定為了60 Msps。由于實現了軟硬件一體化設計，并且在ARM中植入了嵌入式Linux操作系統，因此將該平臺設計為一種便攜式的信道模擬設備，加入了視頻顯示和電源管理電路，同時充分利用嵌入式Linux的TCP/IP協議棧[16]，可以實現設備的遠程控制。該架構的實現方式充分體現了軟件無線電的軟件控制硬件的思想。

3 算法實測驗證結果與分析

將2.1節中的3種通信信道模擬算法在ARM+FPGA硬件平臺上進行設計實現，并利用標準儀器進行了測試測量。

3.1 系統配置方式

在嵌入式Linux系統中利用配置軟件或Shell命令配置AD9364的采樣率為60 MHz，前端模擬帶寬為最大值56 MHz，然后利用同樣的配置方式，配置AD9364的射頻頻率分別為2 GHz、2.52 GHz、2.68 GHz，這樣配置的原因是為了適應被測通信系統的射頻頻率，實際上也可以按需配置成70 MHz～6 GHz中的任意頻率。

最后，在圖5嵌入式軟件或TCP客戶端中依次改變AWGN噪聲大小、多普勒頻移大小、延時大小，進行系統觀測與測量。

3.2 實測結果與分析

采用N9030A頻譜儀測試AWGN噪聲功率，該頻譜儀應設置為Channel Power模式，實際計算出的噪聲功率與頻譜儀測試結果如表1所示。

表1 AWGN噪聲模擬實測結果（單位：dBm）

從表1中可以看到，在不同本振頻率下，最終模擬平臺的AWGN模擬的誤差均在0.5 dBm以內。若要提高模擬精度，就需要提高圖2中ROM的存儲位寬和幅度控制信號位寬。

采用E4438C信號源和N9030A頻譜儀聯合測試，可以得到實測多普勒頻移的模擬結果，如所示。

從表2可以看出，在不同本振頻率下，最終模擬出的多普勒頻移精度均在1kHz以內。若要提高模擬精度，則需要提高AD9364的晶振穩定度。

采用E5071C矢量網絡分析儀可以測量出平臺的延時模擬結果，需要將矢量網絡分析儀的測量模式設置為“Group Delay”，還要設置分析儀的多次平均和孔徑平滑功能。于是測出平臺的延時結果如表3所示。

表3 延時模擬的實測結果（單位：ns）

從表3中可以看出，在不同本振頻率下，延時模擬的最大（max）誤差均不超過0.1ns。欲增加延時模擬的精度，則可以通過提高采樣率或增大M的方法。

4 結 論

文章提出了一種基于異構處理器的軟硬件結合通信信道模擬平臺設計方法。該方法使用一片ARM+FPGA的異構處理器，在ARM中使用嵌入式軟件方法實現了模擬平臺的AWGN噪聲幅度控制、多普勒頻移大小控制和延時大小控制，在FPGA中使用硬件方法實現了AWGN噪聲模擬算法、多普勒效應模擬算法和多相濾波延時模擬算法。最后使用標準儀器對該平臺的測試結果與分析表明，AWGN模擬精度達到0.5 dBm，多普勒頻移精度達到1 kHz，延時精度達到0.1 ns。信道模擬結果正確有效，可以適用于無線通信系統的測試。未來在該平臺上還可以擴展性的加入衰落模擬、相位噪聲模擬等功能。

參考文獻:

[1]程巍.采用數字信號處理技術模擬信道的一種方法[J].電子設計工程，2012，20（20）:159-160.

[2]Alimohammad A，Fard S F.A Compact Architecture for Simulation of Spatio-Temporally Correlated MIMO Fading Channels[J].IEEE Transactions on Circuits and Systems I:Regular Papers，2014，61（4）:1280-1288.

[3]上海聚星儀器有限公司.信道模擬針對現代通信前沿科技打破壟斷自主可控[J].國外電子測量技術，2016，35（11）:13-14.

[4]周得敏，劉蕓江，李曼，等.基于ITS和OPNET軟件聯合的短波網絡仿真方法[J].火力與指揮控制，2016，41（11）:16-20.

[5]Kumar B S，Kumar Y D.A novelistic design approach of a Nakagami-m Fading channel simulator on FPGA using random number generator[C].2016：1-6.

[6]Hui Z，Hong-Feng W，Hao C，et al.Implementation of channel simulator for narrowband communication satellite systems[C].2015：1-4.

[7]李煒，馬樂，段世剛，等.中繼衛星系統信道模擬器硬件電路設計[J].現代電子技術，2016，39（1）:68-71.

[8]姜浩，張治.基于AD9361的軟件無線電平臺設計與實現[J].電視技術，2015，39（15）:51-54.

[9]韓德強，楊利平，王宗俠.基于Zynq-7000的寬幅視頻處理系統設計與實現[J].電子技術應用.2016，42（6）:59-62.

[10]晏光華，袁林鋒，黃波，等.AWGN信號生成器的硬件實現[J].艦船電子工程，2013，33（7）:89-91.

[11]余懷瑾，依那，楊峰.高機動機載平臺衛星通信信道模型設計研究[J].計算機仿真，2016，33（12）:73-79.

[12]沙海，黃新明，張鑫，等.VFD濾波器的導航信道模擬器動態時延模擬方法[J].國防科技大學學報，2014（4）:61-65.

[13]任海玉.深空信道仿真器實現技術研究[D].北京：中國科學院研究生院（空間科學與應用研究中心），2010.

[14]Harris F J.Multirate Signal Processing for Communication Systems[M].UK:Pearson Education，2004.

[15]章斯明.ADI:用AD936x打通SDR之路[J].電子產品世界，2015（2-3）:63.

[16]王鵬，郭海，李勇，等.基于IXP422的海氣邊界層數據采集器的設計[J].電子測量技術，2014，37（3）:112-115.