一種片上電壓轉換器電容調制方法設計

商德佳

（1.中國科學院上海微系統與信息技術研究所上海200050；2.上海科技大學信息科學與技術學院，上海201210；3.中國科學院大學北京100049）

近年來，隨著集成電路工藝尺寸從32 nm降到28 nm甚至更低，設計高性能低功耗多核處理器已變得迫切而又艱難。由于多核處理器片上供電網絡（on-chip power delivery network，PDN）直接負責為各個內核負載配電[1]，其設計在總體上決定了芯片功耗。因而，使用合理的片上配電方案、設計最優的電網降壓部件已成為學術界和工業界在低功耗設計領域的研究熱點[2-6]。開關電容電壓轉換器（switched-capacitor voltage regulator，SCVR）由于具有整體供電效率高、輸出電壓擺幅大的優點[7]，已被Intel、IBM等廠商用于最新一代的處理器PDN系統設計中[8-9]。文獻[8，10-11]中也分別提出具有頻率調節功能的SCVR，雖然供電效率得到提高，但是并沒有對SCVR內部電容更精細粒度的調節做更多研究。本文通過拓展SCVR在電容調制方面的優勢，可以使其更好地支持動態電壓調節技術，達到降低功耗的目的。

1 多核處理器PDN簡介

片上供電網絡設計是高速芯片電路設計和物理集成中很重要的一部分。隨著VLSI設計中電源電壓不斷降低，為芯片設計最優的供電網絡成為一個挑戰。一般，片上電網由全局電網（global power grid）和局部電網（local power grid）兩個層次構成，如圖1所示[12-13]。全局電網從片下獲取電能，經過各個DC-DC SCVR降壓后，為整片芯片的所有電壓域（voltage domain）供電；而某一局部電網負責為該電壓域內的負載模塊供電。因此，內核是全局網絡的負載。為負載穩定供電，減少傳輸損耗，是片上電網系統應該滿足的最基本要求[14]。

圖1 片上供電網絡模型圖

2 SCVR結構及功能介紹

SCVR的主要功能是為其負載邏輯電路提供滿足要求的電源電壓，其將全局網絡中較高的恒定VDD電壓作為輸入，輸出相應幅度的低電壓。一般SCVR由多種輸出電壓檔位可以選擇，用以滿足不同的負載需求。傳統SCVR主要由時序發生模塊和開關電容拓撲兩部分組成[15]，如圖2所示。本文在此基礎上提出具有電容調制功能的電路與算法，能夠保證SCVR以更高的效率轉換電壓，并將輸出電壓紋波控制在一定限度內。下面分別介紹這三部分。

2.1 時序發生模塊

時序發生電路的功能是產生與并聯排列的開關電容拓撲相同數目的時序控制信號，各個控制信號之間相移固定但占空比均為50%，用于控制開關電容拓撲的工作節奏。

圖2 傳統SCVR的主要組成部件[8]

本模塊主要由模式選擇邏輯、DAC、比較器和電平移位器（level shifter）等組成。SCVR的輸出電壓與參考電壓的差值經過DAC和電壓比較器，被轉為由4個D觸發器組成的循環移位器的時鐘信號。經過分頻且移位的4個時鐘信號會與模式控制信號分別融合，再經過反相器擴充，被用來控制8個并聯排列的開關電容拓撲。其中，模式控制模塊根據預先設定的電壓轉換比率（1:1，5:4，3:2和2:1中的一種），產生相應的控制信號的邏輯，實現比率選擇。

當輸出電壓高于參考電壓時，信號會被反饋至比較器，進而使輸出的時序信號頻率減小，開關電容拓撲的轉換速率減慢，輸出電壓進而會降低，達到負反饋的目的；當輸出電壓低于參考電壓時，原理類似。通過頻率調節，輸出電壓會被鉗制在負載確定的幅度。

本文考慮頻率調制易造成切換噪聲（switching noise）[16]，使用固定的時鐘頻率控制，因而并不采用比較器模塊。

2.2 開關電容拓撲

開關電容拓撲由8個完全相同的開關電容電路組成，這種多片并聯結構在8個相移時鐘的控制下，可以交錯充放電，以達到減小輸出電壓紋波的目的。

每片開關電容電路由NMOS+PMOS組成的開關以及MIM電容構成。MIM電容處于金屬線高層區域的兩層金屬中間，被分成若干個標準單元供整個SCVR使用。以2:1轉換比率為例的電容拓撲如圖3所示，時鐘信號的高低電平控制晶體管開關的開或關，進而將電容的工作節奏分為充電與放電兩個階段以一定頻率交替進行。應注意，輸出電壓檔位的選擇在模式選擇邏輯中已經確定，所以時鐘信號對晶體管控制的同時其實也進行了檔位選擇。

由于固定轉換電容時，同一時刻輸出電壓只能在較粗粒度上進行選擇，即選擇給定檔位中的一種。為進行更精細的調節，本文提出了可變電容拓撲結構，使得電路可以有更精細的輸出電壓選擇。圖3中電容C實際上由多片電容C0并聯排列而成，每條電容支路由開關控制聯通到電路中的電容的個數，控制信號由控制模塊生成，受負載需求決定。

圖3 2:1開關電容拓撲結構

2.3 開關電容控制算法

SCVR給負載提供的電壓和電流依靠轉換電容交替充放電，將電源處的電荷轉移到負載處。理論分析推導可以發現，輸出電壓固定時，電容的取值增加時，輸出電阻將減少，輸出電流將增大[17]。因而，可以根據負載需求，調制電容取值以滿足特定需求。由于電容取值選擇更加精細，輸出電壓與負載需求可以匹配更好，減少能量浪費，提高效率。

本文提出的電容調制算法如表1。其中Vload和Iload作為輸入，是負載電壓和電流需求的預測值，這里假定在電路設計階段可以獲取。第一個while循環根據負載電壓需求，選擇合適的電壓轉換比率檔位。一般SCVR有至少4個以上檔位可以選擇，Vi為第i個檔位所對應的輸出電壓標稱值（nominal voltage）。I0是只使用一個基本電容單元C0時對應的基本輸出電流，SCVR每個拓撲對應的電容總值為Ctot，是C0的整數倍，排列方式如2.2所述。根據負載電流需求Iload與基本電流I0的倍數關系，可以計算出應該使用的基本電容C0的個數n。實際電路根據計算值可以為開關電容拓撲配置相應數目的電容。

3 實驗及分析

由于流片成本高昂，片上網絡在實際中難以驗證，本文采用HSPICE仿真平臺進行電路模塊的驗證。實驗對SCVR的基本參數配置如表2和表3所示，各種拓撲轉換比所對應的標稱電壓值與拓撲相關參數如表4所示。

表2 SCVR基本電路參數配置

表3 其他參數配置

表4 拓撲相關參數（電壓單位-V）

此外，晶體管模型使用PTM 32nm工藝模型。

根據文獻[12]與系統理論分析，本文采用負載實際獲得的平均功耗占從電源所獲取的總平均功耗來表示供電效率，即

所有電流電壓均為仿真測得，總功率中忽略了時鐘控制單元的較少功耗，僅考慮SCVR拓撲開關單元本身的功耗。

為驗證電容調制對提高效率的有效性，本文分別探討在負載低功耗需求時和高功耗需求時兩種情況，以求兼顧。由于不同種拓撲轉換比率下，電路原理相同，因而僅需驗證一種拓撲結構下的情況即可，本文選擇驗證2:1情況；另外本文中SCVR在驗證中未采用多片并聯交錯（multiphase interleave）技術，因而電壓紋波結果稍大，但并不影響驗證基本電路單元的功耗與轉換電容之間的關系。為抵消對紋波的影響，輸出端采用了1 000 pF的去耦電容以穩定輸出電壓。

表1 電容調制算法

3.1 低負載功耗情況

由于實際處理器內核作為負載時，特性與電流源相近，因而本實驗中將SCVR的內核負載用電流源來近似模擬。低負載功耗時的電壓電流需求設置為Vload=0.6 V，Iload=4 mA。根據電容調制算法（Capacitance Modulation，CM），可以得到應該選取的電容值，與固定（Fixed Capacitance，FM）情況下做對比實驗，仿真得到的輸出電壓波形如圖4。其中，方波為200 MHz時鐘信號；第二欄為FM情況下輸出電壓波形；最上面一欄為CM情況下輸出電壓波形。

圖4 SPICE Explorer仿真波形

根據HSPICE報告的功率結果，做如表5對比。

表5 低負載情況下結果對比

通過對比實驗結果可以發現，電容調制情況下的效率相比固定容值情況，提升可達26.69%，FM情況下的總功耗更多。分析原因是轉換電容的值與SCVR輸出電阻相關，因而會影響輸出電壓的值。固定電容時，SCVR的輸出電壓只能在較低精度下進行調節，如圖仿真波形所示，高出所需電壓造成能量浪費。

3.2 高負載功耗情況

低負載功耗時的電壓電流需求設置為Vload=0.6 V，Iload=25 mA。與固定情況下做對比實驗，兩者均選擇2:1比率下的拓撲，實驗結果如表6所示。

仿真結果顯示，在高負載情況下，效率提升有12%。因為在設計階段，如固定電容，FM情況只能取最大允許情況下的電容值，以保證能滿足處理器的極端需求，所以為了正確性而犧牲了效率。而CM情況則可以按需分配，在滿足負載需求的情況下減少從電源獲取的總功耗。

表6 高負載情況下結果對比

4 結論

文中提出了基于SCVR的電容調制方法，經過實驗驗證，能有效提高原轉換器的供電效率達12%～27%，并能保證輸出電壓紋波被控制在50 mV及以下。今后研究中可考慮將調制方法擴展到多種拓撲結構，并設計相應的電容調制控制邏輯電路，實現更完整的系統設計。

參考文獻：

[1]Inna Vaisband，Eby G.Friedman.Heterogeneous methodology for energy efficient distribution of onchip power supplies[J].IEEE Transactions on Power Electronics，2013，28（9）:4267-4280.

[2]Inna Vaisband，Eby G.Friedman.Energy efficient adaptive clustering of on-chip power delivery systems[J].Integration，the VLSI Journal，2015（48）:1-9.

[3]Toke M.Andersen，et al.A 10W on-chip switched capacitor voltage regulator with feedforward regulation capability for granular microprocessor power delivery[J].IEEE Transactions on Power Electronics，2017，32（1）:378-393.

[4]Stephen T.Kim，Yi-chuns，Kazumdar，et al.Enabling wide autonomous DVFS in a 22nm graphics execution core using a digitally controlled fully integrated voltage regulator[J].IEEE Journal of Solid-State Circuits，2016，51（1）:18-30.

[5]Xiaoyang Mi，et al.Fully-integrated switched-capacitor voltage regulator with on-chip currentsensing and workload optimization in 32nm SOI CMOS[C]//IEEE.IEEE/ACM International Symposium on Low Power Electronics and Design，2015:140-145.

[6]MoatazAbdelfattah，etal.Afullyintegratedswitched capacitor voltage regulator for near-threshold applications[C]//IEEE.IEEE International SymposiumonCircuitsandSystems，2015:201-204.

[7]Thomas Souvignet，et al.Sampled-data modeling of switched-capacitor voltage regulator with frequency-modulation control[J].IEEE Transactions on Circuits and Systems I:Regular Papers，2015，62（4）:957-966.

[8]Rinkle Jain，et al.A 0.45-1V fully-integrated distributed switched capacitor DC-DC converter with high density MIM capacitor in 22nm tri-gate CMOS[J].IEEE Journal of Solid-State Circuits，2014，49（4）:917-927.

[9]T.M.Andersen et al.A sub-ns response on-chip switched-capacitor DC-DC voltage regulator delivering 3.7 W/mm at 90%efficiency using deeptrench capacitors in 32 nm SOI CMOS[C]//IEEE.IEEE Int.Solid-State Circuits Conf.（ISSCC）Dig.Tech.Papers，2014:90-91.

[10]Jarno Salomaa，et al.A switched-capacitor voltage regulator for ultra-low power energy harvesting systems[C]//IEEE.IEEE 57th International Midwest Symposium on Circuits and Systems，2014:45-48.

[11]Inna Vaisband，Mahmoud S.，Boris M.A closedloop reconfigurable switched-capacitor DC-DC converter for sub-mW energy harvesting applications[J].IEEE Transactions on Circuits and Systems I:Regular Papers，2015，62（2）:385-394.

[12]PingqiangZ.，etal.Distributedon-chipswitched-capacitorDC-DCconverterssupportingDVFSinmulticore systems[J].TVLSI，2014，22（9）:1954-1967.

[13]Zhiyu Zeng，Suming Lai，and Peng Li.IC power delivery:voltage regulation and conversion，system-level cooptimization and technology implications[J].ACM Transactions on Design Automation of Electronic Systems，2013，18（2）:29:1-29:21.

[14]Qing K.ZHU.Power distribution network design for VLSI[M].Hoboken，New Jersey:John Wiley&Sons，Inc.，2004.

[15]R.Jain，B.Geuskens.A 0.45-1V fully integrated reconfigurable switched capacitor step-down DCDC converter with high density MIM capacitor in 22 nm tri-gate CMOS[C]//IEEE.Proc.IEEE Int.Symp.VLSI Circuits.2013:174-175.

[16]Yogesh K.Ramadass.A fully integrated switched capacitor step-down DC-DC converter with digital capacitance modulation in 45nm CMOS[J].IEEE Journal of Solid-State Circuits，2010，45（12）:2557-2565.

[17]Mahesh Zanwar，Subhajit Sen.Switch selection&sizing in CMOS implementation of variable output switched capacitor step-down DC-DC converter[C]//IEEE.IEEE International Conference on Electronics，Circuits，and Systems，2015:412-415.