一種Ku波段小步進低相噪頻率源設計

陳旭輝，李進陽，李希密，陳 坤

(中國船舶重工集團公司第七二三研究所，江蘇 揚州 225101)

0 引 言

頻率源是通信、雷達、儀器、空間電子設備和電視等電子系統的心臟，其好壞直接影響電子系統的性能指標，而且射頻系統性能的好壞也與所使用的信號源的性能密切相關。因而，頻率合成技術是現代電子通訊的關鍵技術。快捷變、低相噪頻率合成器是目前雷達等系統的研究熱點，而高性能、小體積、低功耗、高集成度以及低成本頻率合成器是通信等系統的研究熱點[1]。

頻率合成技術，由最初的模擬直接頻率合成技術，到鎖相環頻率合成技術、直接數字式頻率合成技術(DDS)，再到現在應用較廣泛的鎖相環(PLL)+DDS等多種合成技術復用的頻率合成技術。隨著毫米波技術的發展與突破，現代軍事、國防等領域里的射頻部件和系統為了系統的抗干擾能力，通信的保密性、集成性等功能，對射頻微波信號源的性能提出了更高的要求，所以研究高性能、小型化的頻率合成技術具有很重要的意義。

本文介紹了一種針對Ku頻段小步進快捷變的低相噪頻率合成器的設計方法，采用了低相噪的數字鎖相技術和混頻頻率合成方案，在保證相對較快的跳頻速度、較小的頻率步進、較低的相位噪聲等指標的基礎上，實現了模塊的小型化設計。

1 方案原理

1.1 頻率源性能指標

該頻率源的性能指標如表1所示。

表1 性能指標

1.2 原理分析

直接模擬合成法利用倍頻(乘法)、分頻(除法)、混頻(加法與減法)及濾波，從單一或幾個參數頻率中產生多個所需的頻率。該方法頻率轉換時間快，通常小于100 ns，但是體積大、硬件多且難以集成，功耗大，電路成本高，現已較少單獨使用。直接數字頻率合成方法的分辨率主要由相位累加器的位數決定，相位累加器的位數越多則分辨率越高，并且直接數字頻率合成的轉換速度很快，可以達到ns級，但是受到數模轉換器(DAC)工作頻率的限制，頻率合成器的輸出頻率也受到了限制，工作頻率不高，且輸出寄生頻點較多；鎖相環合成法通過鎖相環完成頻率的加、減、乘、除運算。該方法結構簡化，便于集成，且頻譜純度高，輸出頻率容易控制，給制作體積小、性能穩定、成本低的頻率合成器帶來了方便，目前使用比較廣泛。但鎖相環存在高分辨率和快轉換速度之間的矛盾：在輸出頻率一定、環路帶寬不變的情況下，環路鎖定時間隨著參考頻率的減小而增大，鎖相環的分辨率等于參考頻率，所以高的分辨率要求參考頻率很小。解決高分辨率和快轉換速度之間的矛盾可以調整環路帶寬，帶寬越大則鎖定的時間越短，但環路的雜散和相位噪聲又會產生較大的惡化。

基于鎖相環的頻率合成器通常由4個部分組成：鑒頻鑒相器(PFD)，環路濾波器，壓控振蕩器(VCO)和可編程分頻器，如圖1所示。鎖相環是一個相位誤差控制系統，它比較輸入信號和壓控振蕩器輸出信號之間的相位差，產生一個關于2個信號相位差的誤差電平，再通過環路濾波等處理實現對壓控振蕩器輸出頻率的控制，可以看出相位差和壓控振蕩器輸出頻率有固定的關系，在不斷進行相位比較以及頻率控制后，環路會進入一個穩定狀態。當環路鎖定時，輸入信號與壓控振蕩器輸出反饋的信號頻差為零，相位差不再隨時間變化，此時誤差控制電壓為一個固定值，壓控振蕩器輸出頻率經過分頻和鑒相器輸入頻率相等。

圖1 鎖相環電路原理圖

鎖相分頻方式同樣也分為整數分頻方式[2]和小數分頻方式[3]。整數分頻只能輸出鑒相頻率整數倍的目標頻率，而小數分頻輸出則不受鑒相頻率限制。根本區別主要在于分頻器的設置上，整數分頻分頻比設置為N，為一個整數。而小數分頻則是一種平均的方法，通過累加器的進位端控制雙模分頻器工作在2個整數分頻比之間。當環路鎖定后，小數分頻鎖相環輸出信號平均頻率Fout與輸入信號頻率Fres之間的關系為：

(1)

式(1)說明Fout是在Q個參考周期中進行(Q-a)次N分頻和a次N+1分頻來進行的。

整數分頻鎖相環的缺點在于只能輸出整數倍的參考頻率，若要提高輸出頻率的分辨率，很顯然就要減小參考頻率。當參考頻率很小時，為了保證原來的輸出頻率，環路的分頻比N就要增大。在整個鎖相環中，除了參考頻率被放大了N倍，輸入參考信號源、鑒頻鑒相器、電荷泵等具有低通傳輸特性的噪聲源對鎖相環輸出信號的影響也被放大了N2倍。在很大的分頻比N下，輸出頻率還是保持了原來的大小，而鎖相環帶內噪聲其實是相應增加了。此外，通常情況下，為了保證環路系統的穩定性，環路濾波器的帶寬至少為參考頻率的1/10。于是，高頻率分辨率就意味著更窄的環路帶寬，從而增加了環路的建立時間，使得鎖相環的頻率切換速度變慢。

相比于整數鎖相環，小數分頻鎖相環解決了高鑒相頻率和高分辨率之間的矛盾，但是小數分頻在每個分頻周期，壓控振蕩器的輸出信號經分頻器分頻之后的實時頻率實際上與輸入參考信號的頻率是存在頻率差的，這使得鑒頻鑒相器的2個輸入信號每個周期的輸入都存在著相位差，并不斷累積，直到超過1個相位周期，又會重新開始。因此，在小數分頻的過程中，鑒頻鑒相器上會出現鋸齒狀的周期性相位誤差。如果不對這一誤差進行處理而直接加到壓控振蕩器控制端，就會在鎖相環的輸出頻譜中引入嚴重的小數分頻雜散。若不除去小數分頻雜散，鎖相環的總體相位噪聲特性會被惡化，導致鎖相環性能嚴重降低甚至無法使用。所以，在使用小數分頻器時，必須采用必要的措施來補償小數分頻器所帶來的額外噪聲。

1.3 設計方案

本文中的頻率源頻段范圍較為特殊，根據一般的數字鎖相環頻率合成芯片計算，輸出頻率一般低于6 GHz，壓控振蕩器輸出反饋到頻合芯片需要外接分頻器，分頻比設置為4。此時頻合芯片輸出應為3XX9.5 MHz～3XX9.5 MHz，步進為2.5 MHz。此時如果直接使用整數分頻方式，鑒相頻率需要低于0.5 MHz，這樣會使環路濾波器帶寬過小，噪聲抑制水平較差，并且鎖定時間大于50 μs，不能滿足系統需求。

此時若使用小數分頻，可以實現較高的參考頻率，從而獲得較好的相位噪聲、鎖定時間等指標，小數分頻鎖相環鑒相器輸出波形如圖2所示。

圖2 小數分頻鎖相環鑒相器輸出波形

按照公式Fout=Fpfd(Nint+Nfrac/2M)，其中Fpfd為鑒相頻率，Nint為整數部分分頻比，Nfrac為小數部分分頻比，M通常為24。如果Fpfd定為50 MHz，那么由Fres=Fpfd/2M，可得在此鑒相頻率的情況下能夠實現的最小頻率精度Fres為2.98 Hz。很顯然目標頻率不能被最小頻率精度整除，會產生較大的小數分頻雜散，此雜散抑制性能在55 dBc，比較臨界。因為一般小數雜散偏離主信號較近，高頻輸出時只能通過調節環路帶寬來濾除，但是當環路帶寬設置過小時，會影響頻率的鎖定時間和環路穩定性，難以滿足系統設計指標。

本文所述方案，通過一個低頻掃頻源和一個高頻點頻源上變頻來實現目標頻段及其相應指標，通過此方案可以將小數分頻和雜散抑制之間的矛盾獨立開，實現各項指標的統一，系統原理見圖3。

圖3 系統原理框圖

低頻掃頻源頻段選擇19X0～31X0 MHz，步進10 MHz；高頻點頻源頻率設置為10XX8 MHz。

掃頻源采用整數分頻的方式，掃頻步進為10 MHz，為了獲得較好的相噪以及鎖相時間指標，所以鑒相頻率也設置為10 MHz，環路帶寬設置為100 kHz，相位裕量45°。因為VCO的控制電壓超過鑒相輸出電壓范圍，使用有源環路濾波來提高控制電壓。點頻源設置為特殊的頻點，采用小數分頻，這樣可以使掃頻源能以整數分頻的形式實現。同時小數分頻的雜散可以通過改變環路濾波的帶寬來進行有效的抑制，并且不受鎖相時間和頻率步進的限制。點頻源設置鑒相頻率為50 MHz，環路帶寬設置為70 kHz，相位裕量45°，同樣使用有源環路進行濾波。鎖相環選擇HMC704，整數分頻模式下噪聲基底-233 dBc/Hz，小數分頻模式下噪聲基底-230 dBc/Hz。壓控振蕩器則根據使用頻段范圍來進行選擇。

鎖相環相位噪聲[4]NP=Nb+10lg (Fpfd)+20lgN，(其中NP為鎖相環相噪聲，Nb為噪聲基底；Fpfd為鑒相頻率，N為倍頻比)。根據計算可以得出掃頻源的理論相噪在-113 dBc/Hz，點頻源的理論相噪在-107 dBc/Hz。結合實測試驗數據如表2所示。

表2 點頻與掃頻源性能指標

混頻相噪分析：當混頻器輸入的信號互不相關，混頻器的輸出相位噪聲功率譜密度是2路輸入信號之和[5]。因此，當2路輸入信號的相位噪聲相等時，可看作輸出信號的相位噪聲比輸入相位噪聲惡化了3 dB；若2路輸入信號的相噪情況相近時，可按其中相噪水平較差一路信號的相噪值加上3 dB進行近似估算，所以最終輸出相位噪聲應在-102 dBc/Hz@1 kHz。

混頻雜散分析：使用的混頻器帶內雜散抑制見圖4，根據提供的混頻器HMC554進行雜散結果仿真，結果見圖5，可知落在帶內的雜散階數較高，且抑制度很高，可以不作考慮；雜散抑制在60 dBc以下的主要成分為RF，LO，2LO，RF-LO，2RF-LO，2RF+LO，2RF-2LO，2RF+2LO，RF-3LO，RF+3LO。根據雜散頻段分布，計算出各雜散對于中頻濾波的額外需求，結合通帶帶寬可以估算出一般的腔體帶通濾波器能夠滿足指標。

圖4 混頻器帶內抑制度圖

最終輸出雜散中除了混頻非線性產生的雜散，還有本振、射頻的諧波泄漏，這些諧波可以通過在混頻前添加低通濾波器對掃頻源以及點頻源的輸出信號進行諧波濾除處理。

功率指標實現較為簡單，主要是對混頻濾波后的信號進行放大、諧波處理，文中不再贅述。

2 測試結果

通過以上的理論與仿真分析，對實物進行最終測試。圖6是頻率切換時間的測試原理框圖，通過脈沖發生器功分給出2路相同的脈沖信號，一路直接輸入示波器作為參考輸入，另一路通過控制頻率源的頻率切換控制字來實現2個頻點的來回切換。輸出部分外接濾波器抑制高頻信號，使2個信號功率差值變大，便于提高檢波后輸入示波器的信號脈沖幅度。最后通過比較2個脈沖上升沿時延大小得出頻率切換時間。

圖6 頻率切換時間測試原理框圖

圖7為測試頻點在12XX8 MHz時，信號的相位噪聲數值，可以看出1 kHz信號相噪在-100 dBc/Hz，和理論值相差不大。表3是目標頻段內4個頻點所測得的測試數據，相位噪聲均高于-95 dBc/Hz@1 kHz，雜散抑制為68 dBc，明顯優于直接小數分頻，其余指標均能滿足指標要求。

圖7 相位噪聲測試結果

表3 測試結果

3 結束語

測試結果表明，基于數字鎖相技術和混頻頻率合成技術的方案，能夠實現文中項目所提的指標，并且具有低成本、小型化、易于集成等特點。將整數分頻和小數分頻優缺點相互結合、揚長補短的方法也可以拓展到頻率更高更為特殊的頻段，為現代雷達、電子干擾與對抗等電子系統的頻率合成器提供低成本、低功耗和高性能的解決方案。