虛實結合的數(shù)字集成電路檢測裝置開發(fā)

周靈彬

摘要：為節(jié)約資源、提高教學中電子元件的重復使用效率，非常有必要對拆卸芯片在重用前進行好壞的檢測。利用計算機虛擬仿真技術PROTEUS和LABVIEW進行前期的集成電路檢測裝置開發(fā)，以STC單片機為控制核心設計檢測系統(tǒng)，將結果現(xiàn)場顯示在液晶上并傳輸?shù)诫娔X端的上位機界面進行時序分析。經(jīng)仿真與實物測試，該裝置能有效檢測14、16腳TTL和CMOS芯片的好壞。該虛實結合、以軟件代替部分硬件的檢測裝置開發(fā)思路不失為一種經(jīng)濟便捷的方法。

關鍵詞：單片機;集成電路檢測;虛擬仿真;時序分析

中圖分類號：TN407 文獻標識碼：A 文章編號：1007-9416（2019）03-0133-03

0 引言

集成電路測試可分為兩大類：功能測試和參數(shù)測試。測試的主要目的是對集成電路元件的各項功能及參數(shù)指標進行檢驗[1-2]。而此處討論的是對上市產(chǎn)品，即處于應用環(huán)節(jié)的集成電路進行好壞的鑒別檢測。

在高校電子類專業(yè)實踐教學中，數(shù)字集成電路的使用十分頻繁。如實驗、課程設計和課外創(chuàng)新等實踐活動中，需要使用大量的數(shù)字集成芯片來完成各種實驗和設計任務。為了節(jié)約教學實踐成本，集成芯片最好能多次反復使用。但如果芯片已損壞，又在不知情的情況下拿來重用，可能對電路調試帶來很大麻煩，導致時間和精力上巨大浪費。所以為了降低元件消耗提高利用效率，需要有效的工具檢測芯片的好壞。一般，芯片故障的測試可以選擇以下3種方案：（1）專業(yè)用集成電路測試儀，功能強而全面，價格昂貴，是大公司的選擇;（2）邏輯分析儀，操作復雜，使用不便;（3）自制集成芯片測試裝置，可以根據(jù)具體需求定制系統(tǒng)功能，功能較單一，針對性強且成本較低。所以對教學中相對型號穩(wěn)定、數(shù)量較少的芯片檢測，選擇第3種方案，即自制集成芯片測試儀解決教學實踐所需芯片的測試問題。

該測試裝置主要是對教學中常用的14腳（如7400、7402、7408、7432等）和16腳（如74138、7447、74192等）的數(shù)字集成芯片進行測試，判斷好壞。

該測試裝置主要包括軟件和硬件兩方面的設計與研究[3]：檢測控制硬件電路設計、上位機接口電路設計、處理與控制軟件、上位機信息采集與處理及顯示的軟件設計。

檢測原理及過程為：根據(jù)輸入的芯片型號、芯片真值表或功能表或時序圖，由單片機對芯片有序地施加輸入、激勵信號，再采集芯片的輸出信號，并與芯片手冊提供的真值表或功能表和時序圖對比，如果一致，則說明芯片完好可用，否則已損壞。檢測結果現(xiàn)場顯示在字符液晶上，并用綠、紅LED燈指示好、壞。還將芯片的檢測時序上傳到用LABVIEW設計的邏輯分析儀上進行顯示分析。利用STC芯片內集成的AD模塊還可檢測芯片的主要輸出電壓、電流等參數(shù)。

1 控制硬件電路設計

硬件電路主要由單片機、通信電路和芯片接口電路組成，結構如圖1所示。

1.1 單片機選擇與資源分配

根據(jù)系統(tǒng)布局，選用的STC12C5A60S2，是1T增強系列單片機，與8051指令、管腳完全兼容，可直接替換8051，同樣晶振的情況下，速度是普通51的8～12倍。儲存ROM有60K，足夠大;還有1K的EEPROM可掉電保存運行中的數(shù)據(jù);還有8路串行的10位AD，省去了外接ADC的電路;IO口有4種工作模式可選擇設置;中斷優(yōu)先級有四種狀態(tài)可定義;共4個定時器，新增的兩個定時器還帶PWM功能。

單片機引腳分配：

矩陣鍵盤：占用P3的8個引腳：P3.0～P3.7;

LCD顯示：P0（3根控制線：P0.0-RS、P0.01-RW、P0.2-En;4根數(shù)據(jù)線P0.4～P0.7：D0～D4）;

LED顯示：P0.3、P2.7;

芯片檢測接口引腳：P1（P1.0-P1.6）、P2（P2.0-P2.6）

電壓電流檢測：P1.7

P1口有8路10位串行A/D轉換接口，轉換速度可達250K/S（每秒鐘25萬次）。

P44～P47備用。

1.2 芯片檢測接口電路、通信電路設計

接口電路設計要充分考慮單片機的的IO口及被測芯片的引腳特性及驅動能力。通用I/O口（36個，DIP40封裝），復位后為準雙向口/弱上拉（普通8051傳統(tǒng)I/O口）?？稍O置成四種模式：準雙向口/弱上拉，推挽/強上拉，僅為輸入/高阻，開漏，每個I/O口驅動能力均可達到20mA，但整個芯片最大不要超過120mA。需要注意的是：雖然每個IO口在弱上拉時都能承受20mA的灌電流（應加限流電阻，如1K，560Ω等），在強推挽輸出時都能輸出20mA的拉電流（也要加限流電阻），但整個芯片的工作電流推薦不要超過55mA。即從MCU-Vcc流入、從MCU-Gnd流出的電流不超過55mA;整體流入/流出的電流都不能超過55mA。

抽取幾個有代表性的被測芯片，它們的主要參數(shù)如表1所示。

根據(jù)表1的數(shù)據(jù)，STC12單片機的灌電流足夠大。但作普通IO口時約200uA的拉電流太弱;雖然在強推挽輸出時都能輸出20mA的拉電流，但多數(shù)引腳不是只做輸出口而是輸入輸出口，所以多數(shù)引腳還是普通IO的模式，所以對它們都要加10K的上拉電阻以提高拉電流，加560Ω的限流電阻以保護IO口。為方便畫圖仿真測試，如圖2所示部分上拉和限流電阻省略了，且為了防止IO口沖突，在IO引腳和檢測芯片的底座間增加三態(tài)收發(fā)器74245。兩個三態(tài)收發(fā)器的使能及收發(fā)數(shù)據(jù)方向分別由P45、P44引腳控制。

1.3 芯片型號輸入的矩陣鍵盤電路

芯片檢測前，經(jīng)圖3的4*4矩陣鍵盤輸入元件型號，如74LS02、74LS47、74HC138等;再點“確定”鍵啟動系統(tǒng)開始檢測。此矩陣鍵盤與P3口連接。因是高速單片機，所以鍵盤的8條線與IO口連接時要加470Ω～1K限流電阻，同時IO口接上10K的上拉電阻。

1.4 結果告知電路設計

芯片檢測結果以兩種方式顯示：（1）字符型液晶顯示，顯示具體芯片型號和好壞的結果，如圖4左側所示，如果芯片是好的，則顯示“** is OK”;若是壞的，則顯示“** is BAD”;（2）用紅、綠發(fā)光管表示壞與好。為了節(jié)省單片機的IO口，液晶顯示器與單片機采用4線數(shù)據(jù)線相連。

2 軟件系統(tǒng)設計

控制軟件與上位機軟件設計。控制軟件事先在PROTEUS軟件中進行仿真開發(fā)。利用其中的虛擬示波器、信號捕捉圖表進行時序等功能分析。上位機的時序分析在LABVIEW中設計。

單機檢測時，不接上位機，即對檢測系統(tǒng)對被測對象發(fā)出測試命令與測試數(shù)據(jù)后，采集反饋的數(shù)據(jù)進行分析、處理，以聲光、顯示器等形式給出檢測結果。接入上位機，并在LABVIEW的軟件界面下采集數(shù)據(jù)并處理，以可視化界面上進行結果的顯示與告知。單片機上電后處于空閑等待狀態(tài)，被測芯片插座與電源斷開。軟件系統(tǒng)框架如圖5所示。

3 系統(tǒng)測試[4-6]

包括檢測系統(tǒng)的PROTEUS仿真測試及其與上位機的通信測試、實物樣機與上位機的通信測試。

3.1 邏輯門電路的檢測測試

對門電路74LS00檢測，在PROTEUS中進行仿真，結果如圖4所示。以新的完好的芯片在實物測試板上也得到一樣的結果。

3.2 顯示譯碼器74LS47的檢測測試

按圖6所示對門電路74LS47檢測，在PROTEUS中進行仿真，結果如圖7所示。它是應用PROTEUS的信號軌跡捕捉功能捕捉并顯示由檢測控制程序輸出、讀入的各個腳電平信號。仔細分析圖7中的各信號電平，并與74LS47的手冊真值表對照，完全一致說明芯片完好，否則已損壞。而實際芯片檢測的時序圖在沒有邏輯分析儀的情況下，借用LABVIEW軟件設計虛擬邏輯分析儀，在電腦端可顯示實物測試的時序圖，如74LS138譯碼器的測試。

3.3 譯碼器74LS138的檢測測試

在此虛擬儀器的使用，可以是控制檢測系統(tǒng)在PROTEUS中仿真與LABVIEW上位機虛擬邏輯分析儀的同步協(xié)作 ，也可以是實物樣機運行測試與上位機的實時協(xié)作，它們之間的通信連接如圖8所示。

由檢測系統(tǒng)對labview上位機發(fā)送對譯碼器74LS138的檢測數(shù)據(jù)，在labview上數(shù)據(jù)以邏輯分析圖的形式顯示出來，如圖9所示，與74LS138的手冊真值表對照，一目了然。仔細分析圖9中序圖表中也可分析出可能的問題所在。

4 結語

充分利用計算機仿真技術，在PROTEUS中進行控制檢測系統(tǒng)的初步開發(fā)，判斷芯片邏輯功能，再利用LABVIEW的虛擬儀器設計邏輯分析儀跟蹤檢測信號時序，即有現(xiàn)場給出檢測結果也能在電腦上位機端查看過程性時序。經(jīng)仿真測試與實際測試，均能有效檢測芯片好壞，解決教學中芯片有效復用問題。這種虛實結合的芯片檢測裝置即可單機使用，只看結果;也可聯(lián)上位機使用查看過程并分析具體故障點。所以此裝置具有現(xiàn)實意義和實用價值。

參考文獻

[1] 王輝.集成電路測試技術的應用研究[J].電子世界，2018（14）：64-66.

[2] 黃林.我國集成電路測試技術現(xiàn)狀及發(fā)展策略[J].科技資訊，2018，16（20）：37-38.

[3] 張建文.基于ARM的數(shù)字集成電路測試系統(tǒng)的研究[J].中國新技術新產(chǎn)品，2018（09）：21-22.

[4] 張靖武等.單片機原理、應用與PROTEUS仿真[M].北京：電子工業(yè)出版社，2014：151-154.

[5] 徐立艷.基于ARM和LabVIEW的網(wǎng)絡數(shù)據(jù)采集測試系統(tǒng)設計[J].現(xiàn)代電子技術，2016，39（5）：24-27.

[6] 張帆.一種低功耗數(shù)字集成電路自檢電路設計方法[J].科技經(jīng)濟導刊，2017（16）：76-76+72.

Development of Digital Integrated Circuit Detection Device Combining Virtual and Real

ZHOU Ling-bin

（Shaoxing Vocational&Technical College，Shaoxing Zhejiang? 312000）

Abstract：In order to save resources and improve the efficiency of reuse of electronic components in teaching， it is very necessary to test the disassembled chips before or after reuse. The computer virtual simulation technology PROTEUS and LABVIEW were used to develop the integrated circuit detection device. The STC microcontroller was used as the control core design detection system. The result was displayed on the liquid crystal and transmitted to the host computer interface for timing analysis. Through simulation and physical testing， the device can effectively detect the quality of 14 and 16 TTL and CMOS chips. It is an economical and convenient method to develop the detection device by combining virtual with real and replacing part of hardware with software.

Key words：single chip microcontroller;IC（integrated circuit）detection;virtual simulation; timing analysis