超低功耗集成電路技術

黃勁風

摘要??? 本文以超低功耗集成電路技術為研究具有重要的現實意義。文章首先闡述了超低耗集成電路的概念，并對超低耗集成電路設計原理以及超低功耗集成電路的工藝及器件結構進行了詳細分析，最后結合當下超低耗集成電路的發展現狀探討了集成電路未來的發展趨勢，以期為超低耗集成電路技術的發展提供參考。

【關鍵詞】超低耗 集成電路 功耗 技術分析

在現今的電子科技領域，集成電路所具備的信息處理能力以及運算速度在不斷的提升，但運算速度的提升和運算強度的增加意味著功耗也在呈級數增加，因此，在集成電路設備設計的過程中，許多設計者不可避免的要從集成電路性能以及功耗中兩者二選一，或者是進行折中處理，這極大地阻礙了集成電路在納米領域的使用，也對集成電路的超大規模集成發展產生了不利的影響。所以如何在保持集成電路高性能的同時還能夠使得集成電路功耗降低成為許多專家學者研究的重點課題。

1 超低功耗集成電路概述

集成電路是一種能夠使用在電子設備中的微型電子零件，其能夠把系統中所有的晶體管、電容、電阻等電器元件通過布線的方式連接起來，并把這些電子器元件固定于一塊介質模塊上，這樣就使得電路系統中電路板上的所有零部件成為整體結構，從而確保電子元件變得體積更加小巧和功耗損失更小，而且還間接提升了整個電子元件的運行可靠性與智能化。集成電路常用在電路板中，因為其不僅具有整體體積小、功耗更低且在相同條件下其性能得到提升以及造價成本更加低廉等優點，還可以借助產線進行大規模生產，因此其在工業電子設備制備中被大范圍應用。

功耗指的是電子設備以及電子器件運行過程中功率輸入和輸出的差值，通俗來講就是電子設備在工作時功率的損耗，集成電路中的功耗是由電子零部件運行過程中借助散熱或損耗出現的電能消耗，因為集成電路的電子元件排列常常較為密集，所以如何降低功耗成為亟待解決的技術瓶頸。

超低功耗集成電路其實質就是在集成電路的基礎上將整個電路系統的能耗降至最低，而要想實現超低功耗集成電路就需要從電路材料的選擇、內部元件排列、電源硬件設計以及系統能耗的控制等方面進行合理的選擇與取舍。集成電路電器元件示意圖如圖1所示。

2 超低功耗集成電路設計原理

2.1 電路材料的選擇

電路材料的選擇是影響集成電路功耗的首要影響因素，因此，超低功耗集成電路的設計首先要依靠的是合理的電路材料。在進行設計時首先要對各類材料的實際功耗進行嚴格的測試，經過對比各類材料的具體功耗，結合電路的整體設計特點優先選取那些能耗較低的高科技材料，以此達到降低集成電路功耗。

2.2 內部元件的排列

如前文所述，集成電路中的電子元件排列通常較為密集各元件之間的連接較為緊密，這無形中增加了集成電路的功耗，而要想降整個電路系統中的功耗降至最低的同時有確保各元件的精密程度就要求我們要把把集成電路中每一部分元件的功耗降至最低。在實際應用中，集成電路大部分功耗的產生是以電子元件發熱形式消耗而產生的。所以可以在內部元件排列方面進行優化從而減少功耗，進而實現整體電路系統的低功耗。

2.3 電源硬件的設計

電源硬件控制同樣也是集成電路功耗體現的一個方面，集成電路在運行過程中，如果整個電路系統的電壓高過一定的限值則電路系統的功耗將變大，所以在實際應用中常常將集成電路工作電壓控制在較低的值，確保整個電路系統的功耗較小。比如，集成電路的中芯片的核定電壓只有0.85v，若在實際運行過程中電路電壓高于該值則系統電路的能耗必然會產生不必要的功耗，所以在進行超低功耗集成電路設計時也可利用對集成電路輸入電壓的控制來實現低功耗的目的，例如通過額定以及動態電源供電技術來控制電路新片的電壓。

2.4 系統功耗的控制

系統功耗的控制主要是指在進行系統程序設計與運用時基于集成電路各部分硬件設計特點，借助系統軟件的設計與管理達到控制程序運行中的等待過程。簡而言之，即當電路系統不工作時則使用休眠控制模式（各部分電路皆為低功耗），設計原則為：忙時多用、閑時休眠、不用時關閉。此外，對元件的控制同樣也可結合電路外部電源開關來實現，借助開關對集成電路各部分電子元件的工作與關閉進行控制。集成電路在應用過程中也較常用較多的軟件來替代硬件，這樣也可降低集成電路的功耗。

3 超低功耗集成電路的工藝及器件結構

3.1 高K/金屬柵技術

MOSFETq器件特征尺寸的縮小以及柵氧化層物理厚度的降低讓柵電流值增加，這是泄露電流的主要方式，針對此問題常常借助高K/金屬柵技術來解決。當電子器件尺寸降低時，為防止電子器件出現的短溝道效應就要減少器件EOT（等效柵氧化層厚度），以此來增加柵對溝道的控制，若柵氧化層厚度小于3nm則直接隧穿效應會更加明顯，柵電流增加的幅度會變大，而解決此項問題的關鍵性技術就是可以借助高K材料來制成柵介質層，這樣在EOT降低的同時依然能夠將柵介質層厚度保持在較大的值，進而避免直接隧穿電流。

3.2 高遷移率溝道材料

電子器件的開態電流和載流子的遷移率成正相關，所以采用高遷移率的材料可以顯著提升電子器件的開態電流，而開態電流的提升對超低功耗集成電路的應用具有重要意義。開態電流的提高就表明能夠運用更高閥值電壓（VT）獲取同等的驅動電流，此外，更高的閥值電壓（VT）同樣表明能夠有更低的關態漏電流，從而電路的靜態功耗將顯著減少，如前文所述，工作電壓的減低帶來的將會是集成電路的低功耗，因此，高遷移率溝道材料技術同樣是超低功耗集成電路研究的重點內容。提升溝道遷移率的有效手段是采用高遷移率材料作為溝道材料，現今所知道的就是采用鍺（Ge）當做PMOSFET溝道材料，而采用高電子遷移率的化合物半導體材料當做NMOSFET溝道材料，隨著學者們的不斷努力現今GeMOSFET的P型器件性能在不斷提升。

3.3 超低亞閾值斜率器件

亞閾值斜率（SS）對泄露電流的產生起決定性作用，在常溫條件下MOS器件亞閾值斜率的極限值為60mV/dec，極限值的過小是引起納米尺度電子器件泄露功耗產生的關鍵原因。現今對超低亞閾值斜率器件的研究主要集中在隧穿場效應晶體管（TFET）、懸柵MOSFET器件，這兩種器件均使用的為量子力學隧穿、靜電力學技術實現器件導通，因此就可以突破亞閾值斜率的極限值為60mV/dec的限定，進而把電子器件的靜態功耗進一步降低，此外，超低的亞閾值斜率也以為著能夠使用超低的工作電壓，這樣集成電路的功耗將會顯著降低，所以說超低亞閾值斜率器件的研究在超低功耗集成電路應用領域具有巨大應用前景。

4 集成電路的未來發展

在現今社會需求的不斷提升下，對集成電路設計人員的專業素養提出了更高的要求，設計者在進行集成電路系統設計時需要的不僅是其集中于某方面而是要能夠立足于整個電路，達到內外兼顧。超低功耗是當下集成電路研發的主要方向，許多企業已經逐漸增加在如何降低電路能耗方面的研究力度，隨著集成電路的逐步創新也會促進與其相關關聯產業的發展，例如電子信息機械行業以及微光電行業和芯片

產業的大跨步都離不開集成電路的發展。現今對摩爾定律（很長時間應用于集成電路低功耗研究中）應用的研究已經趨于極限，已經很難再有新的突破，尤其是現今智能化、互聯網以及信息儲存行業需求的提升讓很多學者開始了新的探索，可以說現今集成電路的發展正處在一個關鍵的轉折點，例如現今微處理器以及動態電壓設計的研究都是對超低功耗集成電路技術的新探索，此外，超低功耗集成電路的實現還可以從計算模式上進行優化與改進。總體而言，超低功耗集成電路技術的實現依然是一項長期性工程，還有很長的路要走。

5 結語

隨著現今科技水平的不斷提升，集成電路的研發與創新速度在增快，但如何降低集成電路的功耗依然是亟待解決的技術性難題，所以說超低功耗集成電路技術的實現依然是一項長期性工程。想達到超低功耗集成電路就需要我們從電路的材料、內部元件排列、電源硬件設計以及系統能耗的控制等方面不斷的進行優化。

參考文獻

[1]張晨龍.超低功耗集成電路技術研究[J].現代工業經濟和信息化，2016，6（16）：27-28，44.[2]耿利.建筑水暖管道安裝問題及對策思考[J].建材與裝飾，2016（34）：202-203.

[3]張明文.新形勢下超低功耗集成電路技術研究[J].電子制作，2016（18）：26-27.

[4]王椿珊.基于低功耗優化技術的16位MCU設計[D].西安：西安電子科技大學，2014.