一種射頻前端數字接收機中的低中頻下混頻器

梁曉峰 葉暉

摘 ?要：文章對比了射頻前端接收機中傳統的低中頻數字下混頻器結構，提出了另一種數字下混頻結構，把傳統結構中的抗混疊濾波器和抽取模塊用積分梳狀濾波器（CIC濾波器）替代，并把積分梳妝濾波器放到下混頻器之前，把CIC濾波器的輸出信號去和數字本振進行混頻，使下混頻器的工作頻率降低，大大減少了下混頻所需的乘法次數，并顯著地減小了查找表的大小，有助于節省芯片的硬件資源。

關鍵詞：低中頻;下混頻;積分梳狀濾波器

中圖分類號：TN722.3;TN773 ? ? 文獻標識碼：A 文章編號：2096-4706（2019）13-0037-04

A Low IF Down-converter in RF Front-end Digital Receiver

LIANG Xiaofeng1，YE Hui2

（1.Guangzhou Zhono Electronic Technology Co.，Ltd.，Guangzhou ?510630，China;

2.Guangzhou Letswin Microelectronics Co.，Ltd.，Guangzhou ?510663，China）

Abstract：This paper compares the traditional low-IF digital down-converter structure in RF front-end receivers，and proposes another digital down-converter structure. The anti-aliasing filter and decimation module in the traditional structure are replaced by an integral comb filter （CIC filter）. The integrated dressing filter is placed before the down-converter，and the output signal of the CIC filter is mixed with the digital local oscillator. It reduces the frequency of the down-converter，greatly reduces the multiplication times required for down-converter，and significantly reduces the size of the lookup table，which helps to save the hardware resources of the chip.

Keywords：low intermediate frequency;down-converter;integral comb filter

0 ?引 ?言

軟件無線電的概念是由Joseph Mitola等人在1992年的全美遠程系統會議上提出的[1]，其核心思想就是將數模轉換器（ADC/DAC）盡可能地靠近射頻天線端，從而將傳統上由模擬技術實現的功能盡量搬移至數字域，利用數字電路靈活的可編程特性來實現射頻芯片的可重配置功能，同時以數字電路區別于模擬電路的工藝實現方法和低電壓工作特點，有效地降低了實現成本和功耗[2，3]。

根據軟件無線電的核心思想，可以將射頻前端定義為模擬前端（AFE：Analog Front-End）和數字前端（DFE：Digital Front-End），兩者之間通過模數/數模轉換器（ADC/DAC）連接[3]。數字前端是指位于ADC/DAC和基帶處理器之間的數字信號處理電路，其基本功能包括采樣率轉換、信道濾波、各種補償校準電路和數字增益控制等。對于低中頻接收機，數字前端的基本功能還應包括下混頻。

當前主流的射頻接收機結構包括超外差接收機、零中頻接收機和中頻接收機，這幾種接收機結構各有優缺點。其中，低中頻接收機兼具了零中頻接收機和中頻接收機的優點，既把射頻信號變到接近直流的低頻信號，避免了直流成分對信號的影響，又具有零中頻接收機集成度高所占面積小的優點。數字中頻在低中頻接收機中是非常重要的一部分。數字中頻具有以下幾方面的優點：首先，數字下混頻可以坐到絕對正交;第二，利用數字濾波器可以靈活切換選頻通道，易于處理多帶寬信號;第三，數字電路元件的一致性好，可消除溫漂和非線性失真問題。

1 ?數字下混頻器原理

數字下混頻與模擬下混頻的基本原理是一致的，輸入信號與本振信號相乘。在模擬混頻器中，有多種因素影響著混頻器輸出信號的性能，如混頻器的非線性和本振的頻率穩定度、邊帶、相位噪聲、溫度漂移等等。這些在數字下混頻中都得以規避，在數字電路的實現中，下混頻器的頻率、相位等都能得到嚴格的控制。除此以外，數字下混頻器的靈活性遠遠優于模擬下混頻器。傳統的數字正交下變頻結構[4]如圖1所示。

其中數控振蕩器NCO的作用是產生正交的正余弦數字本振信號，數字本振信號可以通過即時計算的方法產生，但這將大大增加設計的復雜性，給芯片的面積和功耗也會帶來額外地增加。此外，實時計算也會增加數字前端的通道延時，因此數控振蕩器NCO是不會采用實時計算的方法的。目前NCO最常見的實現方法就是查表法（LUT），即事先根據各個本振信號的正弦波相位計算對應的正弦值，并按相位角度作為地址存儲該相位的正弦值。在系統時鐘的控制下，由相位累加器對相位步進不斷累加，得到當前相位值，將該值作為取樣地址值進行查表獲得正弦信號值，輸出到數字下混頻器進行運算。

輸入的I/Q信號在下混頻器中分別與NCO產生的數字本振信號相乘，首先獲得混頻后的I/Q信號。然后經抗混疊濾波器，避免在抽取時候產生頻譜混疊。最后對信號進行抽取以降低速率。然而，這種結構下混頻器在高速時鐘下工作，對數字本振的采樣點數將大大增加，導致下混頻所需的運算量也隨之增加，額外的增加了芯片的面積和功耗。

2 ?設計方案與實現

本文根據上述的內容，提出另一種數字下混頻結構，抗混疊濾波器和抽取模塊用積分梳狀濾波器（CIC濾波器）替代，并把積分梳妝濾波器放到下混頻器之前，把CIC濾波器的輸出信號去和數字本振進行混頻，如圖2所示。

上述結構用于多信道帶寬的設計時，優勢尤為突出。根據軟件無線電的思想，數字前端的可編程性和可重配置能力十分重要。由于每種信道帶寬不會同時工作，基于功耗和面積的綜合考量，期望能盡量共享電路模塊，因此在設計時還需要考慮電路的兼容性。CIC濾波器在硬件實現上結構簡單，無需乘法器，且具備良好的抗混疊特性[5]。另外，CIC濾波器因具備極佳的抽取率可編程特性，非常適用于多種信道帶寬并存的通信系統[6]。

對于數字下混頻器的結構，本文提出的方案中也進行了修改，如圖3所示。

圖3中輸入的I/Q信號假設為sinα和cosα，兩個正弦波發生器分別代表產生兩路正交正弦信號的數字本振sinβ和cosβ，應用三角函數運算公式，如式（1）和式（2），則可獲得下混頻后的差頻分量，頻率為輸入信號頻率減去本振信號頻率，形式為cos（α-β）和sin（α-β）。

在舊有方法中混頻時產生的和頻分量則在這種結構中被消去了，最終輸出的I/Q信號，則為下混頻后的去掉中頻的基帶信號。

采取上述的方法，下混頻器可以對抽取后的信號進行運算，對于抽取率為N的CIC濾波器，下混頻器所需的乘法運算只需抽取模塊后置時的1/N，對于查找表中所需的數字中頻正弦值的儲存量也只為舊方法的1/N。

在同一系統中，射頻前端與基帶之間的接口速率都是約定好的，射頻前端中接收信號的頻率是根據通信協議所定的。數字下混頻器中每個時鐘周期進行一次乘法運算，每兩次乘法運算之間的本振信號值由其相位步進決定，也即數字本振的相位步進與下混頻器的工作時鐘相關。因此，只要選擇合適的工作時鐘、數字中頻頻率和抽取倍數，使數字中頻頻率與系統工作時鐘為整數的倍數關系，則對于數字中頻的正弦本振值就是周期性的。

每個數字中頻周期所需的采樣點也是周期性的，只需有限的幾個采樣值即可實現下混頻器中數字中頻的作用。由此可以簡化接收通道中NCO的結構，原本需要通過CORDIC算法計算信號相位，然后再進行查表才能得出的數字中頻信號，簡化成了固定的幾個數值。并由于中頻信號的周期與系統工作時鐘是整數倍關系，因此每個抽取后的時鐘節拍到來時，只需自動選取下一個查找表中的值即可，省略了相位計算的處理。

電路實現中，使輸入的I/Q信號與當前對應的數字本振信號分別代入式（1）和式（2）中，就可得到混頻后的結果?？紤]到正弦波的對稱性，查找表中只需存正弦波相位0-的波形數值，即可根據當前相位還原出完整周期的正弦波信號出來。

影響數字下混頻器性能的主要因素有兩個[7]：一是表示數字本振、輸入信號以及混頻乘法運算的樣本數值的有限字長所引起的誤差;二是數字本振相位的分辨率不夠而引起數字本振樣本數值的近似取值。對于第一個因素，本文提出的方法對數字本振的采樣數值進行足夠多位寬的量化，可把誤差降至極小而不會對混頻器性能產生影響。對于第二個因素，本文提出的方法對于數字本振的一個完整周期采取的是整數倍等分采樣，所以不存在相位分辨率不夠的問題。

3 ?應用實例

下面將舉例說明本文提出的方法對下混頻器資源減少的效果。設定數字前端的系統時鐘為30.72MHz，接收機中數字中頻的頻率為160kHz，積分梳狀濾波器的抽取率為12。

3.1 ?對運算量的影響

若采用抽取濾波器放于下混頻器之后的傳統方法，則下混頻器的工作時鐘頻率也為30.72MHz，在這個時鐘頻率下，數字中頻的一個正弦波周期需要30.72MHz/160kHz=192個采樣點，也即需要192次乘法運算才能完成一個周期的下混頻。

若采用本文提出的方法，把積分梳妝濾波器放到下混頻器之前，經過積分梳狀濾波器12倍抽取后的接收信號去參與下混頻，則數字中頻的一個正弦波周期變成只需要30.72MHz/160kHz/12=16個采樣點，即完成一個輸入信號周期的下混頻只需經16次乘法即可完成，可見下混頻所需的運算量極大地減少了。

3.2 ?對查找表的影響

經過CIC濾波器對信號進行16倍抽取，對于數字中頻的正弦波信號來說，每次運算的相位步進為 ?。因此，完成一個周期的下混頻運算需要16個對數字中頻波形的采樣點的值即可，數字中頻的正弦波值可以通過 ? 和 ?計算得出，其中i=0，1，2…15。如表1所示，經量化后，去掉因符號位或波形形狀重復的系數，只有16384、15137、11585、6270、0共5個系數，其中16384即214可通過簡單移位運算實現，因此實際需要進行乘法運算的只有15137、11585和6270三個系數。

考慮到正弦和余弦僅在相位上不同，數值實際相同，因此只觀察表中正弦波（sin）的數值。從表1可見，經214量化后，一個數字本振正弦波周期的16個系數，前八個和后八個的絕對值是一樣的，只是符號不同。數值上不重復的系數實際上只有0、6270、11585、15137和16384五個，其中乘法運算中0可以忽略不計，16384在設計實現中可以通過向左移位運算來實現，因此需要參與乘法運算的系數實際上只有三個。系數中正負符號位的不同，只需在乘法運算后選擇加還是減即可，不需要把符號位參與乘法中。

由上述3.1章節可見，對于例子中的下混頻器，把0和1的系數考慮在內，若用傳統的實現方法共需要用到192次乘法運算，查找表中也需要有192個系數，考慮到對稱性，去掉因符號位或波形形狀重復的系數，也還是有49個系數。而采用本文提出的實現方法的下混頻器，如上文所述，最多只需16次乘法運算，其中只需要用到3個用于乘法的系數，這種實現方式極大地簡化了數控振蕩器NCO的結構，節省了大量的硬件資源。

4 ?仿真結果

仿真環境設置如下：輸入數字下混頻器的接收信號為頻率是187kHz的單載波信號，數字中頻信號的頻率為160kHz。如圖4為輸入信號的頻譜，經抽取率為12的積分梳狀濾波器以及下混頻器后，轉換為27kHz的基帶信號，如圖5所示。

5 ?結 ?論

本文提出一種數字下混頻電路結構，用積分梳狀濾波器（CIC濾波器）替代傳統的抗混疊濾波器和抽取模塊，并把積分梳妝濾波器放到下混頻器之前，使下混頻器的工作頻率降低，大大減少了下混頻所需的乘法次數，并顯著地減小了查找表的大小，有助于節省芯片的硬件資源。

參考文獻：

[1] 楊小牛，樓才義，徐建良.軟件無線電原理與應用 [M].北京：電子工業出版社，2001.

[2] Tuttlebee W . Software Defined Radio： Enabling Technologies [M].New Jersey：John Wiley & Sons，Ltd.，2002.

[3] Hentschel T，Henker M，Fettweis G. The digital front-end of software radio terminals [J].Personal Communications IEEE，1999，6（4）：40-46.

[4] Rupert B. The DSP bottleneck [J].IEEE Communications Magazine，1995，33（5）：46-54.

[5] Rajendra V Babar，Manik S Gaikwad，Dnyaneshwar Mantri.CIC filter and FFT implementation to improve power efficiency in Software Defined Radio [C].Wireless Computing and NETWORKING.IEEE，2015：125-128.

[6] Luo，Fa-Long. Digital front-end in wireless communication and broadcasting [M].England：Cambridge University Press，2011.

[7] 孫丹丹，楊莘元，趙大勇.數字下變頻器在軟件無線電接收機中的應用 [J].信息技術，2002（7）：2-4.

作者簡介：梁曉峰（1982-），男，漢族，廣東廣州人，數字IC設計工程師，電子技術工程師，碩士研究生，研究方向：射頻/數字集成電路;葉暉（1976-），男，漢族，湖南湘陰人，數字IC設計工程師，電子技術工程師，博士研究生，研究方向：射頻/數字集成電路。