考慮功耗的集成電路老化緩解技術的研究

趙海陽

摘要：隨著半導體工藝技術進入納米階段，集成電路的集成度與性能隨之不斷提升，但由此引起的可靠性問題也日益凸顯，嚴重威脅著集成電路的可靠性。目前可靠性的首要問題是功耗問題與負偏置溫度不穩定性（Negativebiastemperatureinstability，NBTI）效應導致的電路老化問題。在眾多杭電路老化的方案中，多輸入向量控制（multiinputvectorcoatrol，M-IVC）技術因適用于大規模集成電路，且帶來的額外面積開銷較小，相比其它方法，該方案顯現出明顯的優勢。但現存的M-IVC技術在精確度與動態功耗方面仍存在不足，本文主要針對以上兩點不足分別進行了改進。利用M-IVC技術緩解電路老化的關鍵是求解最佳占空比。對此，論文提出一種基于關鍵路徑與Time-adaptive遺傳算法的最佳占空比求解方法。該方法首先綜合考慮了電路的工作負載與邏輯拓撲結構，得出精確的老化率上限。然后，結合電路的時序余量設計對潛在關鍵路徑集合進行精簡，得出精簡的關鍵路徑集合。最后，論文提出了Time-adaptive遺傳算法對M-IVC技術的最佳占空比進行求解。實驗結果表明，采用本論文所提的最佳占空比的M-IVC技術產生的電路老化率最低為4.7%，相比現有方案平均改善了18.29%，體現了本論文所提方法在抗老化方面的有效性。考慮到現存的M-PVC技術在功耗方面的不足，論文提出一種低功耗的M-PVC技術緩解NBTI效應導致的電路老化。該技術通過分析最佳占空比約束下的不同波形對電路老化效應與動態功耗的影響后發現：在最佳占空比的約束下，降低信號的切換頻率既可以保證對NBTI效應的緩解效果，又能夠降低電路待機狀態時的動態功耗。隨后，根據切換因子在邏輯門中的傳播規律，論文提出了一種以最佳占空比為約束的低切換頻率的隨機輸入波形設計方案，該方案可以協同緩解待機狀態下的NBTI效應與動態功耗。實驗數據表明，在保證緩解NBTI效應產生的電路老化的同時，本論文方法相比雙約束的隨機輸入向量控制法平均降低了12.94%的動態功耗，對比偽隨機掃描輸入向量控制法平均降低了16.96%的動態功耗，驗證了論文所提方法的有效性。

關鍵詞：NBTI效應;動態功耗;方法

引言

1958年9月德州儀器公司工程師JackS.Kilby首次在一塊半導體器件上集成了多個電子元器件[1]，此舉標志集成電路的誕生。如今，集成電路已經廣泛應用在人類的生產生活等領域，它是信息技術產業發展的有力支撐也是國防信息安全的重要保障。當前，隨著研究人員在人工智能領域各項研究的不斷突破，各行各業進入智能化是大勢所趨。在此背景下，集成電路技術的發展進步顯得尤為重要。回顧集成電路的發展歷程，會發現集成電路行業是人類工業發展史上的一個奇跡。在JackS.Kilby研制出第一塊集成電路芯片的第二年，仙童半導體公司的工程師RobertNoyce研發出了集成度更高的硅集成電路，這也是人類邁人復雜集成度一硅集成電路時代的標志。20世紀60年代中期由美國無線電公司研制出的第一塊包含50個門組成的門陣列，是現今大規模集成電路發展的基礎。1971由Intel公司發明并推向市場的第一款商用計算機微處理器4004是人類歷史上最具革命性的產品之一，它片內集成了2250個晶體管。1978年64kb的DRAM（動態隨機存儲器）問世，在不足0.5平方厘米的硅片上集成的晶體管數目達到14萬個。1988年第一塊動態隨機存儲器誕生，盡管它的容量只有16M，但它內部集成的晶體管數目達到千萬級別。

1 單輸入向量控制（S-IVC）

NBTI效應作用的兩個階段，偏置階段和恢復階段，處于偏置階段的PMOS管，閾值電壓隨著時間的增加而增大，電路老化加劇，而處于恢復階段的PMOS管，閾值電壓會有部分減小，此時，之前因偏置階段引起的電路老化會在恢復階段得到部分緩解。輸入向量控制技術就是利用處在恢復階段的PMOS管能夠部分降低閾值電壓這一特點，來緩解NBTI效應導致的電路老化。IVC技術[42][44]一開始是用來緩解電路中的電流泄漏[41]問題，由于處于待機模式下的電路，其內部的電流泄漏不可避免，這顯然與當前集成電路向著低功耗發展的方向相悖。因此，研究人員一直在尋找能夠緩解電流泄漏的方法，經過長期的研究發現，晶體管中電流的泄漏大小和晶體管的輸入狀態有關，所以可以通過輸入向量控制來讓電路中大多數的晶體管處于低泄漏的狀態，從而達到電路在待機情況下電流泄漏最小的設計目的。而NBTI的研究人員通過對比研究，發現NBTI效應引起的電路老化程度，也會受PMOS晶體管輸入狀態的影響。當PMOS管的輸入信號為0時，此時該PMOS管處于NBTI偏置階段，晶體管的閾值電壓隨著時間的增加而增長，由該晶體管構成的電路門節點的傳播時延增加。當PMOS管的輸入端為1時，該PMOS管處于NBTI效應恢復階段，先前因處在NBTI效應偏置階段增加的閾值電壓，在這個階段會有部分降低，由晶體管組成的門節點的傳播時延也會部分降低。IVC的目的就是通過給待機狀態下的電路輸入端加上一組優化好的輸入值，使得電路內部的PMOS晶體管的輸入端盡可能多的從信號0變成信號1。該方法是由清華大學的汪玉等人首次用在緩解NBTI效應上 [25]。圖16是利用SAW緩解電路老化的示意圖。

3 多輸入向量控制（M-IVC）

由于S-IVC在處理集成度高、內部拓撲層次較深的電路時效果不明顯，文獻[46]中提出了使用多輸入向量控制M-IVC（MultipleInputVectorControl）的方法來緩解NBTI效應。因為即使電路內部的PMOS管輸入不能一直為1，但可以通過給輸入端一個占空比，從而避免該節點的輸入狀態一直是0的情況。該技術會生成多個向量，通過控制這些向量的輸入順序和作用時間來使電路達到偏置和恢復階段的平衡。在生成向量的過程中M-IVC和SAW有很大的不同。在SAW中輸入向量的生成問題可以通過簡單嘗試的方法來解決，比如一次性生成10000組輸入向量，然后把它們加人到電路的輸入端，通過觀察反饋回來的結果，找到其中效果最好的一組輸入向量，并將其作為最終的輸入向量。但在M-IVC中如果輸入向量的生成也采用類似嘗試的生成方法，那么隨著輸入向量個數的增加，各種組合情況將呈現爆炸式的增長，此時嘗試的方法不再實用。為解決M-IVC中向量生成的問題，提出了在占空比約束下生成M-IVC緩解電路老化的方法。我們前面的章節中也提到過占空比，它指的是一個周期內0信號的時長占整個周期的比值。

結語

1.針對現存的M-IVC技術在最佳占空比求解中存在的不足，本文提出改進策略。首先是關鍵路徑集合的精簡。現存的方案采用MDS方法進行篩選，該方法假設電路最差情況老化為所有節點占空比是0.95，實際中該最差情況不可能存在。由于該方法過于悲觀和保守，因此得到的關鍵路徑集合存在大量冗余，影響最佳占空比求解的精確度和效率。本文采用綜合考慮工作負載與電路邏輯拓撲結構的老化率上限與時序余量的方法進一步對潛在關鍵路徑進行精簡，并提出時間自適應的遺傳算法對最佳占空比進行求解，進一步提高了M-IVC技術的老化緩解能力。對基準電路I’8和I’8電路進行仿真實驗，實驗結果表明，相同條件下，采用本文求解的最佳占空比的M-IVC技術產生的電路老化率最低為4.7%，相比現存M-IVC平均改善率18.29%，體現了本文所提方法在抗老化方面的有效性。2.隨著集成電路頻率的提高，功耗問題愈加嚴重，現存的M-IVC技術在功耗控制方面顯得捉襟見肘。為了兼顧M-IVC技術在降低動態功耗方面的能力，本文提出一種協同考慮NBTI效應與低功耗M-IVC技術。該技術通過設計一種以最佳占空比為約束的低切換頻率隨機波形對待機狀態的電路進行控制，既保證了NBTI效應緩解效果，又降低了電路的額外動態功耗。對基準電路I’8和I’8電路進行仿真實驗，實驗結果表明，本文所提低功耗隨機波形控制方案在保證NBTI效應緩解的同時，所產生的動態功耗相比雙約束輸入向量控制法和偽隨機掃描向量控制法分別降低了12.94%和16.96%，驗證了本方法的有效性。

參考文獻

[1]韋斯特.CMOS超大規模集成電路設計[M].電子工業出版社，2012.

[2]周寬久，遲宗正，西方.嵌入式軟硬件低功耗優化研究綜述[J].計算機應用研究，2010，27（2）;423-428.