芯粒落地，先進封裝延續摩爾定律?

陳炳欣

日前，臺積電在美國舉辦的開放創新平臺論壇上，與ARM公司共同發布了業界首款采用CoWoS封裝并獲得硅晶驗證的7納米芯粒（cbiplet）系統。不同于以往SoC芯片將不同內核整合到同一芯片上的作法，臺積電此次發布的芯粒系統由兩個7納米工藝的小芯片組成，每個小芯片又包含了4個cor-rex-A72處理器，兩顆小芯片間通過CoWoS中介層整合互連。

隨著半導體技術不斷發展，制造工藝已經達到7nm，依靠縮小線寬的辦法已經無法同時滿足性能、功耗、面積以及信號傳輸速度等多方面的要求。在此情況下，越來越多的半導體廠商開始把注意力放在系統集成層面。而芯粒正是在這一背景下發展形成的一種解決方案。它依托快速發展的先進封裝技術，可將不同類型、不同工藝的芯片集成在一起，在實現高效能運算的同時，又具備靈活性、更佳良率和更低成本等優勢。

何為芯粒？

近年來，芯粒逐漸成為半導體業界的熱詞之一。它被認為是一種可以延緩摩爾定律失效、放緩工藝進程時間、支撐半導體產業繼續發展的有效方案。

根據半導體專家莫大康介紹，芯粒技術就是像搭積木一樣，把一些預先生產好的、能實現特定功能的芯片裸片通過先進的封裝技術集成在一起，形成一個系統芯片。而這些基本的棵片就是芯粒。從這個意義上來說，芯粒又是一種新形式的IP復用。將以往集成于SoC中的軟IP，固化成為芯粒，再進行靈活的復用、整合與集成。

未來，以芯粒模式集成的芯片將是一個“超級”異構系統，為Ic產業帶來更多的靈活性和新的機會。

日前，中國工程院院士許居衍在發表題為《復歸于道：封裝改道芯片業》的報告時曾指出，后摩爾時代單片同質集成向三維多片異構封裝集成技術“改道”是重要趨勢，因為三維多片異構封裝可以提供更高的帶寬、更低的功率、更低的成本和更靈活的形狀因子。許居衍院士還表示，芯粒的搭積木模式集工藝選擇、架構設計、商業模式三大靈活性于一體，有助于活躍創新，可以推動微系統的發展、推進芯片架構創新、加快系統架構創新、加速DSA/DSL發展、推動可重構計算的發展和軟件定義系繞發展。

大廠重視

由于芯粒技術在延續摩爾定律中可以發揮重要作用，因而受到了半導體大廠的高度重視。臺積電在今年6月份舉辦的2019中國技術論壇（TSMC2019 Tectmology Sympo-sium）上，便集中展示了CoWoS、InFO、SolC等多項先進封裝技術。先進封裝正是芯粒技術得以實現的基礎。在7月初于日本京都舉辦的超大規模集成電路研討會（VLSI Sym-posture）期間，臺積電展示了自行設計的芯粒（chiplet）系列“This”。而在9月底舉辦的“開放創新平臺論壇”上，臺積電與ARM公司共同發布了業界首款采用CoWoS封裝的7納米芯粒系統。臺積電技術發展副總經理候永清表示，臺積電的CoWoS先進封裝技術及LIPINCON互連界面能協助客戶將大尺寸的多核心設計分散到較小的小芯片組，以提供更優異良率與經濟效益。

英特爾針對摩爾定律的未來發展，提出了“超異構計算”概念。這在一定程度上可以理解為通過先進封裝技術實現的模塊級系統集成，即通過先進封裝技術將多個芯粒裝配到一個封裝模塊當中。在去年年底舉辦的“架構日”上，英特爾首次推出Foveres 3D封裝技術。在7月份召開的SEMICON West大會上，英特爾再次推出一項新的封裝技術Co-EMIB，能夠讓兩個或多個Foveros元件互連，并且基本達到單芯片的性能水準。英特爾中國研究院院長宋繼強表示，英特爾在制程、架構、內存、互連、安全、軟件等諸多層面均具有領先優勢，通過先進封裝集成到系統中，使高速的互連技術進行超大規模部署，提供統一的軟件開發接口以及安全功能。

國內在系統集成方面也取得了不錯的成績。根據芯思想研究院主筆趙元闖的介紹，長電科技是中國營收規模最大的封裝公司，在先進封裝技術和規?；慨a能力中保持領先.eWLB、FO、WLCSP、BUMP、ECP、PoP、SiP、PiP等封裝技術已有多年的經驗與核心專利的保護，對于芯粒技術的發展已奠定了應對基礎。華進半導體成功開發小孔徑TSV工藝，進而成功研發轉接板成套工藝，并且可基于中道成熟工藝實現量產，實現多顆不同結構或不同功能的芯片系統集成。華天科技成功開發埋^硅基板扇出型3D封裝技術，該技術利用TSV作為垂直互聯，可以進行異質芯片三維集成，互連密度可以大大高于目前的臺積電InFO技術。工藝已經開發完成，與國際客戶進行的產品開發進展順利。通富微電擁有wafer level先進封裝技術平臺，也擁有一bond+FC的hybrid封裝技術，還成功開發了chip to wafer、Fan-out ggLP、Fan-outwafer bumping技術。

挑戰仍存

從本質上講，芯粒技術是一種硅片級別的“復用”。設計一顆系統級芯片，以前的做法是從不同的IP供應商購買一些IP、軟核（代碼）或者硬核（版圖），再結合自研的模塊，集成為一顆芯片，然后在某個芯片工藝節點上完成芯片設計和生產的完整流程。未來，某些IP芯片公司可能就不需要自己做設計和生產了，只需要購買別人己經做好的芯粒，然后再在一個封裝模塊中集成起來。從這個意義上講，芯粒也是一種IP，但它是以硅片的形式提供，而不是之前以軟件的形式出現。

但是，作為一種創新，芯粒這種發展模式現在仍然存在許多挑戰。許居衍在報告中強調，首先，芯粒模式成功的關鍵在于芯粒的標準或者說是接口。目前芯粒的組裝或封裝尚缺乏統一的標準。目前各大玩家都有自己的方案，盡管各家的名稱不同，但總歸離不開硅通孔、硅橋和高密度Fo技術，不管是裸片堆疊還是大面積辯接，都需要將互連線變得更短，要求互連線做到100%的無缺陷，否則整個芯片將無法工作。其次，芯粒的質量也十分關鍵。相對于以往的軟IP形式，芯粒則是經過硅驗證的裸芯片。如果其中的一顆棵芯片出現問題，整個系統都會受影響。因此要保證芯粒100%無故障。最后，散熱問題也十分重要。幾個甚至數十個裸芯片被封裝在一個有限的空間當中，互連線又非常短，這讓散熱問題變得更為棘手。

此外，作為一種新興技術以及一種新的產業模式，它的發展對原有產業鏈如EDA工具提供商、封測提供商也會帶來一定影響。中芯國際聯合首席執行官趙海軍在演講中指出，因為不同的芯粒需要協同設計，從而為封裝代工公司提供了機會，未來封裝代工公司可以提供更多的公用IP來支撐芯粒模式。

中芯長電cEo崔東則表示，所謂芯粒，仍是屬于異質集成封裝，或3DIc的大范疇，產品成功與否具體還是要從它實現集成的工藝手段和應用來分析，才能看出高下來。這對傳統封測廠應該有巨大沖擊和挑戰。

總之，芯粒是摩爾定律演進中出現的一種新的技術與產業模式，它的發展將為相關企業帶來新的機遇與挑戰。對企業來說，就看如何能抓住這樣的發展機會了。