一種雷達遙測一體化校正收發設計

張曉光　吳兵

摘要：本文探討了一種應用于數字陣列雷達和遙測的一體化校正收發設計，研究了一體化校正收發工作原理和軟硬件設計，對數字收發電路性能進行了測試。

關鍵詞：數字陣列;一體化;校正收發;FPGA

中圖分類號：TN955 文獻標識碼：A 文章編號：1007-9416（2019）08-0162-01

0 引言

采用數字陣列技術體制的雷達和遙測設備對不同信號通道間的幅度相位一致性提出了很高的要求[1]，然而實際信號收發鏈路中，放大、混頻、濾波、模數和數模變換等器件不可避免會引入通道間的幅相誤差，這種誤差將導致相控陣天線增益下降，副瓣提高，嚴重影響設備性能[2，3]，因此需要通過校正系統對幅相誤差進行測量和補償才能確保設備在不同工作環境下正常工作。

1 工作原理

校正系統的實現方式可分為外校正和內校正，外校正需在天線陣面附近安裝輔助天線，信號傳輸采用空間耦合方式，要求精確控制輔助天線與數字陣列單元的相對位置，否則校正精度不高。本文采用內校正，在天線與各射頻通道之間耦合一個校正網絡，通過設計標準校正源和校正接收電路來實現信號通道的幅相校正。接收校正時，校正數字收發電路產生標準接收校正波形，通過校正網絡耦合到每個接收通道，然后經過采樣數字化送入信號處理單元計算補償參數，最后使用補償參數進行接收通道幅相誤差補償。發射校正時，每個發射單元逐次產生具有相同初相的發射校正波形，經過發射通道和校正網絡送到校正數字收發電路進行采樣數字化，然后送入信號處理單元計算補償參數，最后使用補償參數進行發射通道幅相誤差預補償。

本文所涉及的校正模式需同時滿足雷達接收、發射和遙測接收三種校正需求，因此提出了一種可同時應用于雷達和遙測的一體化校正收發架構，在同一硬件平臺通過開關配置在三種校正模式間切換，從而滿足上述需求。

2 軟硬件設計

一體化校正收發設計原理如圖1所示，由校正數字收發電路完成校正信號的波形產生、采集及預處理，校正模擬通道完成校正信號的選通、變頻、濾波及衰減放大。其中校正模擬通道中的校正開關完成校正網絡與雷達接收校正源、雷達發射校正接收、遙測接收校正源的信號選通，其工作方式如下：

（1）選通開關置“1”，雷達發射通道校正：經過校正網絡的雷達發射校正信號經過衰減和模擬下變頻變為中頻信號，然后送入校正數字收發電路的ADC;（2）選通開關置“2”，雷達接收通道校正：校正數字收發產生中頻雷達接收校正信號，經過模擬上變頻和衰減送入校正網絡;（3）選通開關置“3”，遙測接收通道校正：校正數字收發直接產生射頻遙測接收校正信號，經過衰減送入校正網絡。

校正數字收發電路基于FPGA，ADC、DAC和光模塊等器件，其原理如圖2所示。由于雷達和遙測校正分時進行，采用一片配置為歸零模式的DAC完成雷達和遙測接收校正的波形產生：對于雷達接收校正，在FPGA內產生數字中頻信號，由DAC轉換為模擬中頻信號;對于遙測接收校正，在FPGA內產生低中頻數字波形后進行數字上變頻，由DAC直接轉換為射頻信號，這樣可省去遙測模擬變頻鏈路及本振。模擬通道送來的中頻雷達發射校正信號經ADC采集后在FPGA內進行數字下變頻、濾波抽取處理，組幀后通過光纖送入信號處理單元計算幅相補償參數。

3 測試結果

設計完成后，對校正數字收發的主要指標進行了測試。在接收端，ADC采樣率為480MSPS，測試信號為390MHz點頻，測得抽取濾波后信噪比優于62dB，無雜散動態范圍優于75dB，鏡像抑制優于75dB，滿足應用要求。在發射端，DAC產生的中頻信號和射頻信號雜散抑制均優于60dB，中頻信號功率優于-4dbm，射頻信號功率優于-9dbm，滿足應用要求。

4 結語

本文依據相控陣雷達和遙測設備對收發通道幅相校正的具體需求，設計了一種雷達遙測一體化的校正收發架構，通過校正開關選擇校正信號通路，實現三種校正模式之間的切換。文章重點介紹了校正工作原理、一體化校正收發工作流程和軟硬件設計，并給出了校正數字收發的主要性能指標。該設計已成功應用于某雷達系統，并具備一定的通用性。

參考文獻

[1] 官林海.相控陣雷達陣面幅相修正的研究[J].信息化研究，2010（8）：32-35.

[2] 張林讓，保錚，張玉洪.通道響應失配對DBF天線旁瓣電平的影響[J].電子科學學刊，1995（3）：268-275.

[3] 陳曾平，張月，鮑慶龍.數字陣列雷達及其關鍵技術進展[J].國防科技大學學報，2010（6）：1-7.

A Radar Telemetry Integrated Correction Transceiver Design

ZHANG Xiao-guang， WU Bing

（The 38th Research Institute of China Electronic Science and Technology Group Corporation ， Hefei Anhui? 230088）

Abstract：In this paper an integrated correction transceiver design for digital array radar and telemetry is discussed， the working principle and hardware and software design of integrated correction transceiver are studied， the performance of digital transceiver circuit is tested.

Key words：digital array; integration; correction transceiver; FPGA