一種應用于IEPE傳感器數據采集系統的調理電路設計

關 靜， 全 超， 任亞莉

(1.中國民航大學 中歐航空工程師學院，天津 300300；2. 天津航空機電有限公司，天津 300300；3. 隴東學院 電氣工程學院，甘肅 慶陽 745000)

1 引 言

IEPE是一種集成電路式壓電傳感器，由于具備優異的性能，在近幾年的發展當中，常常被人們用來測量航天及建筑等領域的振動沖擊數值[1]，但IEPE不適合運用直接采集的方式來獲取信號[2]。為了使IEPE傳感器能夠獲得精確度較高的信號采集數據值，相關研究人員根據其信號輸出的特點，有針對性地設計了具備參數可編程性的調理電路和轉換電路[3]。此外，一些手持式設備儀器往往需要具備便攜功能，在長時間使用狀態中利用蓄電池來為電源提供能量[4]。為了使這類便攜式設備儀器具備高精度信號采集數值，需要對其續航能力進行提升，以便其在使用過程當中呈現低能耗狀態[5]，從而延長使用時間。經相關調查，目前市面上的這類數據采集系統大多數都運用單片機作為主控芯片，因而數據采集系統普遍在數據處理的速度方面不具備實效性及連續性，在設備的續航能力以及數據采集精度上也無法滿足實際需求[6]。為了實現上述目標，采用FPGA[7-10]作為系統主控芯片，這種設計方式能使數據采集系統在續航能力以及數據采集精度方面得到大幅性能提升，同時由于I/O口數量的增加，在復雜情形下系統能夠通過連接更多外設來解決問題，具備較高的可靠性。

2 系統方案設計

本研究的系統設計方案包括3個方面：前端信號調理電路設計；高精度模數轉換電路設計；低能耗電源電路設計。詳細設計體系如圖1所示。

在本系統的主控器選擇方面，為了使其具備較好的續航能力[11]，采用了能耗數值較低的微型器件 AGLN250。在系統運行時，上位機會對系統下發相應的指令，此時作為主控芯片的FPGA會接收此指令，并以此來調配前段調理電路各模塊的配置，其中具體的設定信息包括接口通斷、采樣率、放大倍數以及截止頻率。當完成上述配置設定以后[12]，模數轉換電路會將以上信息轉換為數字信號。在經過相應的處理和儲存措施以后，為下一步的數據上傳提供便利。

圖1 系統總體框圖

3 硬件電路設計

3.1 前端信號調理電路硬件設計

前端調理電路的模塊構成，共分為以下4個部分：恒流源接口模塊；程控衰減放大模塊；低通濾波模塊；電壓跟隨模塊。

其中接口模塊會在傳感器與數據采集系統之間起到連接作用[13]，不僅能夠為傳感器提供符合其需求的電流數值，還能夠將其輸出的模擬電壓值與數據采集系統進行連接。程控衰減放大模塊會對振動信號進行衰減調整，將其從原始數值(0.5～23.5 V)調整到適宜輸出的數值范圍(0～2.5 V)內。為了實現系統的低能耗性，衰減模塊在電路設計方面采用了低功率的同相比例電路。此外，由于此種電路類型在帶負載能力上也具備較優異性能[14]，保證了信號傳輸過程中的穩定性及相位一致性。本研究在設計中運用的雙路運算放大器 LT1638，其中一路用來進行衰減作用實現，另外一路用來進行跟隨作用實現，各部分的外圍電阻精度均保持一致數值0.1%。其中衰減模塊的具體硬件電路情況如圖2所示。

圖2 衰減電路硬件原理圖

當系統中的電壓信號經過衰減模塊的處理之后，會接著進入到程控放大模塊進行調配處理。當信號狀態調配到能夠與A/D 采集匹配時，可作為有效信號進行輸入。為了能夠使此模塊具備較強的抗干擾能力，提升信號精確值，在此模塊采用低通濾波器MAX7424。此外，為了能夠有效實現程控衰減模塊與轉換電路模塊的阻抗匹配，在模塊進行A/D 采集之前還運用了基于精準運算放大器 OPA365 的電壓跟隨模塊。其具體原理情況如圖3所示。

圖3 硬件電路原理框圖

3.2 電源電路硬件設計

在續航能力環節，電源電路部分的設計是實現能耗性能優異的關鍵。其中供電數值范圍采用9～15 V ，并依據各模塊電路的實際需求，在低能耗前提下設計相應的電壓轉換電路。其中各電路的電壓供給均由具備低能耗以及微小封裝優勢的電壓基準芯片 LT6660 提供[15]。這種基準芯片有利于縮減PC板所占用的實際空間。同時為了兼顧能耗性以及空間性，在基準芯片 LT6660 導向下為系統提供了一種具備可行性的電流設計方案，其具體原理情況如圖 4 所示。

圖4 基于 LT6660 的無限流供電方式

為了解決IEPE傳感器輸出電壓信號幅值較高的問題[16]，在進行輸入電壓數值設定時進行了相應調整，運用了具備纖巧型封裝的LT3494使其供電電壓數值提高到25 V。LT3494不僅在電壓供給方面具備較強的穩定性，還能保證系統運行的低能耗性以及系統數據采集的精確性[13]。本研究以電壓數值需求為導向，進行相應的外圍電阻值計算，其具體硬件電路情況如圖 5 所示。

圖5 基于 LT3494 的 25 V 電壓供電

3.3 模數轉換電路硬件設計

在本文設計的模數轉換電路當中，為了使數據采集具備較高精確性，采用了16 位高精度模數轉換器 ADS8329，同時為了使系統運用具備較強的續航能力，采用了低能耗微型控制器 AGLN250。其硬件具體原理情況如圖 6 所示。

圖6 模數轉換硬件原理圖

為了避免輸入信號當中存在干擾因素，對模數轉換器產生影響效應，在此部分充分運用了A/D有效位的功能[17]。首先在信號輸入端納入一階無源低通RC 濾波器進行使用，其次在構成方面采用電阻數值相同的兩個20 Ω電阻以及一個電容數值為 470 pF 的電容器。在本電路的供電電壓數值選取方面，采取能夠提高系統精確度的模擬電壓數值 +5 V 。在參考電壓數值設定方面，采用具有穩定性且能耗性較低的LM4040。

當系統處于非自動運行模式時，主控芯片FPGA會進行配置實施，其后在EOC 反饋信號導向下，通過 CONVEST 引腳控制對A/D采樣率進行配置設定。當以上設定步驟實施完畢后，轉換數據會在觸發作用下通過 SDO 引腳串行將數據傳送給主控芯片FPGA。

4 仿真與測試分析

4.1 濾波仿真結果分析

為了對設計的系統數據采集精確度進行精準評估，運用仿真軟件FilterCAD對系統的幅頻特性進行檢測。經過數據的詳細分析，再將其與計算數據對比，發現其數值結果誤差性幾乎為0，仿真效果較好，能夠滿足數據采集的高精度需求。

圖7 幅頻特性分析

經過上述數據的精確度測試之后，還需要對設計系統的信號抗干擾能力進行分析驗證，采用仿真軟件LTspice對其進行驗證實施。首先在選定頻率為40 kHz的有用信號中加入160 kHz的干擾信號，再比較經過濾波作用前后的信號數值，其具體數值情況如圖8所示。

圖8 利用LTspice工具仿真FFT頻譜圖

從圖8仿真頻譜圖可以看到，有信號的數值誤差范圍在可接受范圍內，納入的干擾信號在經過濾波作用以后，也明顯實現了衰減作用和幅度分量的數值要求。將其與計算數據進行比對，其數值結果誤差性幾乎為0，仿真效果較好，同樣能夠滿足數據采集的高精度需求。

4.2 濾波電路的測試及校準

在濾波電路傳輸帶寬的測試環節中，采用兩種儀器對其進行測試，分別是掃頻儀和頻譜儀。首先設定掃頻儀的輸入信號條件，使其信號范圍在1～80 kHz之間，其后需要利用頻譜儀對輸出信號進行幅頻特性測試。根據測試結果得知，信號幅值與頻率之間存在負相關關系。為了驗證濾波器截止頻率是否存在理論值和實際數值之間的誤差，利用頻譜儀對上述電路進行了實際數值方面的檢測，其具體數據如表1所示。

表1 濾波器的參數測量

由表1數據可知，濾波器截止頻率在實際值與理論值之間的誤差范圍滿足本文設計方案的需求。按照系統設計方案的需求，將系統運行的截止頻率調節到最大數值40 kHz，使用高精度萬用表對濾波電路的直流信號進行幅值初次校準，其誤差范圍數值沒達到理想狀態。為了對數據精確性進行提升處理，采取數據擬合的方式對其進行相應標定。在擬合處理步驟當中進行直線擬合，并設定其擬合方程式為y=kx+b，在軟件的運行下進行直流偏置消除，利用MATLAB[18-19]對數據進行線性擬合處理，如圖9所示，并將結果導入表2。

圖9 MATLAB擬合直線

表2 濾波器的測試校準

由表2的數據結果可知，經過軟件擬合作用后的數據，在測量精度上確實得到了有效提升，因此，利用擬合作用的數據精度提升方案具備實踐可行性。

4.3 高精度前端調理電路測試

在主控芯片對系統各模塊數值進行相應的配置設定后，隨即進行正弦輸入信號的數值調節處理，將其幅值調節為4 V，偏置調節為 2.5 V，并在不同的輸入頻率數值下進行輸入環節與輸出環節間時域關系的測試，具體情況如圖10所示。

圖10 不同輸入頻率下的輸入輸出時域圖

對圖10的時域圖數據結果分析可知，此系統的前段調理電路部分在不同信號頻率下，無論是在衰減模塊的減值測試中，還是在濾波器的抗干擾能力測試中，其數據結果都同時呈現出較為優異的精確性能，各項數據在理論數值與實際數值的比對分析中誤差范圍程度都較小。因此，可以判定本文在調理電路設計部分實現了高精度的數據采集功能。

4.4 系統整體精度測試

通過主控芯片FPGA將A/D采樣率數值調節為最低數值200 kHz，并將系統運行模式設定為非自動模式。為了對位于 0～23. 5 V輸入幅值范圍內的直流信號采集精確度做出分析驗證，在信號源方面采用電源 PAN-35，利用 chipscope 工具對輸出信號A/D的采樣數值進行即時獲取，并將獲取的實際數值進行平均化處理，最終數據結果如表3所示。

表3 A/D直流信號采集精度測試結果

續 表

根據表3顯示的數據結果可知，系統調理和轉換模塊的數據結果均與傳感器的實際輸出數值存在差異，為了實現對上述兩模塊數據精度的提升，依舊采用標定擬合方法對數據進行精確性能提升，根據表3記載的標定后數據情況，可知數據誤差范圍已經達到精度要求范圍(0.15%以下)。

4.5 功耗測試

為了對本文設計系統的實際續航能力進行深度了解，需要對其能耗性能進行測試，具體測試內容主要包括對系統主電路模塊以及各部分電路模塊進行不同運行狀態下的能耗測試。一是靜態能耗測試，此時整個系統電路還沒有經過主控芯片FPGA 的配置設定環節，并且也沒有相應的信號輸入；二是動態能耗測試，此時系統電路正處于正常工作狀態，各部分已經通過主控芯片FPGA 的設定配置。整個測試環節的供電設施采用電源 PAN-35，供給電壓數值為12 V。

測試環節的流程順序依據表4測試內容依次進行。首先對主電路模塊兩種運行狀態下的能耗情況進行測試，隨后進行調理電路運行狀態下的能耗測試，再將上述能耗數值在對應狀態下進行相減，得到單一模塊運行狀態下的能耗情況。在其后的測試環節中，也運用上述測試方法，將具體測試數據結果錄入表4。

據表4數據結果可知，整個系統在不同運行狀態下的能耗數值均維持在較低范圍內，本文設計的電路系統具備較強的續航能力。

表4 各模塊及整體功耗測試

Tab.4 Each module and the whole power consumption test

測試內容靜態功耗/mW 工作功耗 /mW 電源電路模塊3555調理電路模塊3050A/D與FPGA主控模塊3550整體測試95155

5 結 論

本文設計的數據采集系統與傳統數據采集系統相比，具有下列優勢：(1)系統內各參數，如放大倍數、截止頻率、采樣率等均具備可調控性，這有利于系統進行數據采集活動，較強的靈活性也使得系統硬件設計的難度及成本降低。(2)采集系統在軟件和硬件方面都提升了數據的測試精度。(3)具備較強的續航能力，無論處于何種運行狀態下，都能夠實現較低的能耗。