高精度低噪聲集成穩壓電路設計

王占奎，方修成

（中國電子科技集團公司第13研究所，河北 石家莊 050051）

0 引 言

晶體振蕩器廣泛應用于提供精密的時間基準和精確的時間頻率，在整機系統中具有重要作用。隨著整機系統小型化的發展，恒溫晶振采用集成芯片技術是縮小體積的有效手段，高精度低噪聲的穩壓電路在OCXO的芯片化實現中具有十分重要的意義。

1 穩壓電路設計原理

本芯片的穩壓模塊選用二級穩壓方案，每一級穩壓均由偏置電路、基準電路以及放大電路組成。偏置電路用于給基準電路和放大電路提供偏置，基準電路內部是標準的帶隙基準電路，基準電壓經過放大電路放大，輸出最終的穩定電壓。

2 降低噪聲的方法

恒溫晶振的相位噪聲對雷達和通信系統具有顯著影響，為了提高恒溫晶振整體相噪性能，降低穩壓電路中的噪聲是必要的保證[1]。線性穩壓器的電源噪聲PSRLDO主要包括電壓基準的電源噪聲PSRREF和誤差放大器的電源噪聲PSREA，可表示為：

式中，AOP為環路放大器開環增益；β為環路反饋系數，AOP×β≥1。

2.1 基準噪聲的降低

為了充分抑制近端噪聲，基準輸出端設計有RC低通濾波器，內部原理圖如圖1所示。

圖1 基準電壓噪聲衰減原理圖

RC濾波器衰減噪聲的原理為：

式中，GRC(f)為衰減系數；fP為噪聲頻率峰值；f為噪聲頻率。總的輸出噪聲為：

從式（4）中可看出，通過引入的RC濾波電路優化設計，可將總的輸出噪聲大大減小。綜合考慮近端噪聲抑制能力與校頻精度要求，設計R為10 kΩ，C=1～2.2 μF[3,4]。對RC濾波器中的電容，國內外很多LDO選擇內部集成，因此設計為外接，優點是節省芯片內部面積，同時極大地改善了近端噪聲，不足之處是芯片外部要增加一個濾波電容。

2.2 放大電路的設計

一般情況下，提高誤差放大電路的開環增益可以提升電源紋波抑制能力，從而得到更低的輸出噪聲，但對Hz量級的近端噪聲要求很高的應用，受1/f噪聲的影響，依靠提高放大電路增益的設計難以滿足設計要求，此時放大電路設計的重點是針對1/f噪聲進行抑制[5]。主要包括輸入端采用BJT代替NMOS管，設計重點是優化1/f噪聲，負載管采用PMOS，其1/f噪聲低于NMOS。提升第一級放大電路的增益，可有效降低輸出噪聲，優化W/L比，增大負載MOS管的柵長設計。以上所有設計，均需在噪聲、增益、相位裕度以及功耗間尋找平衡[6,7]。

3 高精度的輸出電壓設計

穩壓模塊高低溫下的輸出電壓波動對實際應用具有十分重要的影響。采用的設計如圖2所示，設計中增加了溫度補償模塊（圖2中SWITCH256），其溫度系數與穩壓模塊的溫度系數相反，從而實現高低溫下輸出電壓的穩定輸出。

圖2 負載溫度補償原理框圖

4 測試與對比

4.1 仿真分析

仿真條件中，VCC=5 V，Cref=2.2 μF，Cbyp=1 μF，Cout=3.3 μF，ILOAD=15 mA（晶振振蕩電流），最終電壓噪聲密度的仿真結果優于通用LDO的噪聲指標，可滿足本設計要求[8]。

4.2 相位噪聲實測對比

在同樣的測試條件下，使用本穩壓芯片的晶振與采用xxx穩壓電路的晶振實測對比如圖3所示。從圖中可以看出，使用本設計芯片的晶振，實測噪聲可優化5～10 dB，近端相噪的優化更為明顯。

圖3 相位噪聲的測試對比

4.3 輸出電壓精度測試

溫度補償后的基準電壓，隨溫度的變化壓縮約為不進行溫度補償的1/2。基準電壓和輸出電壓隨溫度變化的實測數據分別如表1和表2所示。

表1 基準電壓的精度測試數據

表2 輸出電壓的精度測試數據

基準電壓隨溫度變化的仿真結果為33 ppm/℃，55～75 ℃內，基準電壓變化2.274 87 V-2.273 65 V=1.22 mV，性能參數變化率為27 ppm/℃，符合設計預期。

輸出電壓隨溫度變化的仿真結果約40 ppm/℃，在55℃～75℃內變化為4.450 8 V-4.447 6 V=3.2 mV，性能參數變化率為36 ppm/℃，而常用的集成LDO輸出電壓隨溫度變化典型值約為60～100 ppm/℃[9]。

測試數據表明，本芯片的輸出電壓精度和噪聲水平均優于通用的LDO指標，滿足高精度低相噪恒溫晶振的設計要求，達到了設計預期[10]。

5 結 論

本芯片不是通用的LDO，主要專注于與恒溫晶振電路配套設計，能實現良好的低噪聲性能和高精度穩壓。從所設計的低噪聲穩壓電路的仿真與實測結果可以看到，本設計采用的穩壓電路在實現低電源電壓波動和低溫度波動的同時，具有低輸出噪聲，符合設計預期，為將來全集成的恒溫晶振ASIC設計提供了很好的設計參考。