一種基于FPGA的二維相控陣天線配相算法實現方法

江承財 李 明 張小虎 云 龍

(1.西安電子工程研究所 西安 710100；2.陸軍裝備部駐西安地區軍事代表局 西安 710032)

0 引言

60年代發展起來的二維平面相控陣，主要應用在外太空目標監視和戰略預警等重要場合。隨著相控陣總體技術發展和核心移相組件制造工藝日趨成熟、成本不斷降低，二維平面相控陣日益廣泛地應用在戰術雷達領域。相控陣雷達TAS、TWS、分區搜索、Burnt Out等多種功能主要得益于天線波束快速掃描和快速賦形的技術特點。相較于一維相控陣，二維平面相控陣雷達工作模式更加多樣化，對波束捷變要求更高，同時因其移相單元數量巨大，系統對波束控制電路響應速度提出了更高的要求。

常見的波束控制電路硬件架構一般基于DSP、專用ASIC芯片或FPGA芯片。DSP硬件架構波束控制電路在一維線陣相控陣雷達中應用較多，其控制規模較小，配相計算響應時間控制在雷達系統時序可接受范圍，其優勢在于電路調試效率較高,實現速度快；專用ASIC波束控制芯片較多見于批產相控陣天線或子陣波束控制中，其設計成本較高，但在定型批產應用后效益明顯；FPGA芯片架構的波束控制電路，其成本適中，適合于小批量生產過程和批產先期驗證，其豐富的存儲器資源、DSP資源、IO資源以及硬件并行運算特性，有利于快速實現配相算法和配相控制信息傳輸，滿足天線波束高速掃描需求。

本文首先解析二維相控陣配相計算方程，獲得適用于FPGA架構的配相算法；然后利用FPGA芯片豐富的存儲器資源、DSP資源和并行運算特性實現架構優化的配相算法；最后通過誤差分析比對，驗證了基于FPGA的二維相控陣天線配相算法的運算精度。

1 二維平面相控陣配相方程解析

以矩形格均勻陣排列天線單元的二維平面陣列進行配相方程解析。圖1為天線單元分布和坐標關系圖。天線陣面在xoy平面上，共M×N個移相單元，單元間距分別為dx和dy，dx為x軸方向單元間距，dy為y軸方向單元間距，z軸為天線法線方向。

以球坐標表示目標方向矢量，其中方位角φ定義為目標方向矢量在xz平面投影線與z軸夾角，俯仰角θ定義為目標方向矢量與其在xz平面投影線夾角。目標方向以方向余弦表示為(cosαx，cosαy，cosαz)[1]，天線單元到目標方向之間存在的路程差決定了信號傳輸過程中的相位差。相鄰單元之間的空間相位差，沿x軸和y軸方向分別為

(1)

(2)

圖1 天線單元分布和坐標關系圖

第(i，k)單元與第(0,0)單元之間的空間相位差為

ΔΦik=iΔφx+kΔφy

(3)

設天線移相單元提供的陣內相位差為

ΔΦBik=iΔφBx+kΔφBy

(4)

則圖1所示二維平面陣列方向圖為

(5)

在圖1定義的球坐標系中，有

(6)

將式(6)代入式(5)，方向圖又可表示為

(7)

由式(7)可知，當陣內相位差滿足

(8)

條件時，將在(θ，φ)方向獲得方向圖最大值，即實現天線波束在該方向上的指向。將式(8)代入式(4)，可得此時天線單元(i，k)的陣內相位差為

(9)

式(9)即為均勻分布二維平面陣列的配相方程，按該式計算M×N個天線單元陣內相位差，并將相應移相單元相位置為計算獲得的相位值即可將天線波束指向(θ，φ)方向。

2 二維平面相控陣配相算法的FPGA實現

在非超寬帶系統中，若不考慮延遲線應用，各天線單元計算獲取的相移值以2π為周期取模。在實際天線系統中的移相單元一般采用數字式移相器，其移相步進受限于移相器基本位位數，相位控制碼需按移相步進量化。因此針對式(9)的配相方程，配相計算過程還包括以下兩個步驟。

(10)

(11)

式(11)為基于數字移相器的二維平面相控陣配相方程。其中，i為方位向天線單元計數，k為俯仰向天線單元計數，dx為方位向天線單元間距，dy為俯仰向天線單元間距，θ為俯仰角，φ為方位角，λ為輻射微波信號波長，n為數字移相器位數。有λ=c/f，同時將弧度表示為角度，式(11)可化為

(12)

式(12)中c為光速，工程應用中一般取299792458 m/s。由于數字移相器移相表現為滯后相移，因此取配相碼時有

(13)

在FPGA內部進行配相計算，為提高運算速度，有必要將浮點運算變換為定點運算，并盡量簡化運算過程[2]。根據FPGA運算特性，將式(13)進一步改造為

Ph_Code=Round{mod[(imxf/s×2pcosθ×2qsinφ×
2w+kmyf/s×2rsinθ×2t+φ(i,k)/s×2u),2n+u]}?u

(14)

式(14)中，s=360/2n，為數字移相器相移步進量，其值為常量；2p、2q、2w、2r、2t皆為配相計算參數浮點化定點的放大倍數；φ(i,k)為天線單元(i，k)的通道初始相位。

FPGA內部的Block RAM存儲器資源，支持實現單口ROM、雙口ROM等多種靜態存儲器[3]。將式(14)中部分乘法、除法、余弦函數、正弦函數、浮點轉定點等過程先期進行預運算，計算結果作為FPGA靜態存儲器的初始化文件，建立相應查找ROM。配相計算過程中以查表方式代替這些實現復雜、耗時較多的環節，減輕計算時序壓力。以頻率點為索引變量，建立方位向、俯仰向頻率信息查找表，表內存儲內容分別為Round(mxf/s×2p)、Round(myf/s×2r)，數據類型為有符號整數；以俯仰角波位號為索引變量，建立俯仰角余弦查找表、正弦查找表，表內存儲內容分別為Round(cosθ×2q)、Round(sinθ×2t)，數據類型為有符號整數；以方位角波位號為索引變量，建立方位角正弦查找表，表內存儲內容為Round(sinφ×2w)，數據類型為有符號整數；以頻率點和天線單元在方位、俯仰向的單元計數i、k為索引，建立初始相移查找表，表內存儲內容為Round(φ(i,k)/s×2u)。

式(14)求和的三組參量imxf/s×2pcosθ×2qsinφ×2w、kmyf/s×2rsinθ×2t和φ(i,k)/s×2u已經進行移相步進量化，且放大倍數皆為u，故將其求和后按2n+u取模右移u位即獲得配相碼值。

圖2為配相算法在FPGA平臺實現的基本流程圖。為進一步改善計算精度，減小量化誤差帶來的影響，將配相計算過程中產生的量化殘差迭代進入計算流程[4]。

圖2 FPGA平臺實現二維配相算法基本流程圖

利用FPGA豐富的DSP資源，可以并行開展多單元配相計算。M×N規模的天線陣列，若DSP資源充足，可以按行N或列M展開配相計算，整陣計算耗時等同于單行或單列線陣的配相計算時間，為順序執行指令方式配相計算的1/N或1/M。在某24×48規模的二維平面相控陣配相過程中，按行展開配相計算，并列進行24組配相計算支路，每支路計算48個天線單元配相碼，設計計算節拍脈沖為10 MHz，計算完成全陣所有天線單元配相碼僅耗時4.8 μs，與順序執行計算方式相比，耗時量極大程度減小。為進一步縮減波束控制響應時間，可以在配相計算和配相控制信息傳輸之間安排流水作業，將大部分配相計算時間覆蓋在有源組件結構形式和傳輸速率決定的配相控制信息傳輸時間內，理論上可以將獨立配相計算時間開銷壓縮至2～3個計算節拍。圖3為M×N規模的天線陣列按行展開并行配相計算流程圖。

3 算法誤差分析

二維平面相控陣配相算法在FPGA平臺上實現，其主要過程包括數據量化、數據轉換、查表、并行運算等步驟。算法的精度與數據量化轉換帶來的誤差直接相關，當放大倍數因子2u越大，則四舍五入誤差噪聲越小，對算法的精度影響越小[5]。為平衡FPGA資源利用率、運算速度、運算精度和FPGA系統功耗，需合理設置放大倍數因子2u。放大倍數因子2u確定后，根據天線陣指向角精度要求、頻率點數等實際情況動態調整式(14)中2p、2q、2w、2r、2t參數。經仿真計算，證明配相算法精度與放大倍數因子2u直接相關。圖4為某24×48規模二維平面相控陣第(3,5)單元基于FPGA的配相碼計算結果與Matlab使用雙精度浮點配相計算結果誤差統計。統計在0.01°波束躍度隨機指向情況下，200次配相碼計算過程中不同放大倍數因子對FPGA配相碼計算誤差造成的影響。

在某24×48規模的二維平面相控陣配相過程中，當放大倍數因子達到248以上時，通過合理調整2p、2q、2w、2r、2t參數，FPGA計算結果與Matlab雙精度浮點運算結果完全一致。

4 結束語

本文基于FPGA的二維相控陣天線配相算法，充分利用了FPGA芯片架構優勢，依賴其豐富的存儲器資源、DSP資源和并行運算特性，可以實現大規模二維相控陣天線高速高精度配相計算，滿足天線波束高速掃描需求。另外，相較于其他硬件架構的配相方式，應用該算法實現二維相控陣天線波束控制，波控系統集成度、可靠性、軟件可移植性均有較大改善。

圖3 M×N陣列按行展開配相算法流程圖

圖4 配相碼誤差統計