薄膜晶體管液晶顯示器的點對點傳輸協議

趙 斌，周明忠，張裕樺，王 照，王念茂，徐楓程，王拂依*，肖劍鋒

(1. 華南理工大學 電子與信息學院，廣東 廣州 510640； 2. 深圳市華星光電技術有限公司，廣東 深圳 518107)

1 引 言

在平板顯示技術中，薄膜晶體管液晶顯示器TFT-LCD(Thin Film Transistor-Liquid Crystal Display)技術以其低工作電壓、低功耗、長壽命、無輻射和低成本而占據平板顯示器市場的主導地位[1-3]。TFT-LCD面板的驅動系統由柵極驅動器GD(Gate Driver)、源極驅動器SD(Source Driver)和時序控制器T-CON(Timing Controller)組成。T-CON將從信號源接收到的同步控制信號和數據信號分別轉換為GD和SD所需的輸入信號，并通過接口協議將數據信號發送到每個SD。作為當今的主流顯示技術，TFT-LCD正朝著大屏幕、高分辨率和高色深的方向發展，使得傳輸的數據量急劇增加。接口協議的性能直接關系到顯示的品味。因此，對于TFT-LCD顯示技術來說，接口協議是決定T-CON和SD之間數據信號能否正確傳輸的關鍵。

國內外許多公司對T-CON與SD之間的接口協議進行了深入研究。為響應市場需求，接口協議經歷了三代發展。第一代接口協議使用TTL或CMOS電平并行傳輸數據。該協議僅適用于低分辨率、小尺寸TFT-LCD。當數據傳輸量大且數據傳輸速率高時，第一代接口協議通常會引起諸如信號串擾、系統功耗和噪聲干擾之類的問題。第二代接口協議采用低擺幅差分信號和串行傳輸的多點總線結構。例如，美國國家半導體公司(NS)和德州儀器公司(TI)分別提出的低擺幅差分信號RSDS( Reduced Swing Differential Signaling)[4]和mini-LVDS(mini- Low Voltage Differential Signaling)[5-6]。一方面，利用信號上升沿和下降沿的雙向傳輸模式，大大提升了信號的時鐘頻率并減小了信號的總線寬度；另一方面，通過降低信號幅度和傳輸線數量來降低EMI和功耗[7]。然而，當應用于高級產品時，這種多點總線架構受到嚴峻挑戰。因為屏幕尺寸的增加導致信號的傳輸線延長，高分辨率導致數據傳輸速率提升，使負載和寄生效應對信號傳輸路徑的影響更加明顯，從而導致信號傳輸系統的不穩定和傳輸信號質量的惡化[8-9]。與第二代不同，第三代接口協議使用點對點架構，其中T-CON和每個SD由單獨的差分數據對傳輸。除了保留第二代接口協議的優點之外，點對點結構還大幅減少了傳輸線的數量，并且信號線阻抗不受SD負載的影響。這些優點確保了基于點對點接口協議的數據傳輸穩定可靠，可支持大尺寸，高速率，高分辨率，高色深的TFT-LCD[10-11]。以NS基于點對點架構的接口協議提出的PPDS(Point-to-point Differential Signaling)以及三星發布的USI-T(Unified Standard Interface)為代表的傳輸方式逐步成為高階TFT-LCD的主流傳輸方式。隨后點對點接口蓬勃發展，包括群創的CMPI(Clock eMbedded Point-to-point Interface)、LG的EPI(Embedded Clock Point-to-point Interface)、BOE的CEDS(Clock Embedded Differential Signal)等，其中USI-T、EPI和CMPI是無編碼算法。假若T-CON與SD之間需要傳輸的是8 bit RGB數據，采用USI-T和CEDS協議傳輸則每一封包的數據量是10 bit，EPI和CMPI對應的每一封包數據分別為28 bit和27 bit。一個封包的無效數據數量會直接影響操作頻率，相同數據量時，無效數據比例越高，需提高操作頻率來完成數據傳輸；此外，也存在傳輸信道浪費的問題。

基于上述討論，本文提出了一種新型高速點對點接口協議，稱為中國標準點對點接口CSPI(China Standard Point-to-Point Interface)協議，可有效地利用封包格式達到最佳傳輸速度，并且可有效地使用傳輸信道。通過實驗論證，證實此傳輸協議可以解決高階顯示面板的頻率帶寬和信號傳輸質量問題。

2 CSPI協議架構及其通信原理

2.1 CSPI協議架構

CSPI協議是T-CON和SD之間的高速接口技術，適用于LCD面板顯示模塊。如圖1所示，CSPI協議采用8 B/9 B編碼技術實現嵌入式時鐘方案，規定了發送器和接收器的基本功能。由于時鐘數據恢復CDR( Clock Data Recovery)接收器的兼容性，CSPI協議的加擾器/解擾器技術通常被稱為擴頻技術，是一種有效的降噪方法。 輸入數據首先在CSPI發送器TX(Transmitter)和輸出數據流中實現加擾和編碼。CSPI接收器RX( Receiver)接收數據并實現解擾和解碼。

圖1 中國標準點對點接口框圖Fig.1 CSPI block diagram

2.2 CSPI協議通信原理

點對點連接是指兩個節點之間用于數據傳輸的通信連接。CSPI規定了8位/9位接口協議的基本功能：發送端TX發送功能；接收端RX接收功能。CSPI接口傳輸協議定義 時鐘通道被嵌入到數據通道中，系統架構如圖2所示。

在指定的應用中，數據通道的數目是可選的，決定數據通道數目的因素如下：視頻流帶寬；每個數據通道的最大帶寬；指定應用中每個源極驅動芯片的最大帶寬。

在規定的接口傳輸協議中，不同的應用，可分別采用一個通道(T-CON和SD之間僅有一對差分信號)和兩個通道(T-CON和SD之間有兩對差分信號)的方案。

指令通道LS(Link Status)是一條單端信號線，LS由外部拉高，當所有的源極驅動芯片接收狀態為鎖定時鐘頻率，源極驅動芯片會呈現高輸入阻抗，當所有的源極驅動芯片都鎖定后，LS將被外部電路拉高，讓T-CON可以進入下一個狀態。當源極驅動芯片接收狀態失鎖，源極驅動芯片內部會拉低，所以只要有任何一顆源極驅動芯片拉低，LS的腳位狀態就會呈現為低，T-CON會持續送時鐘校準指令。回傳數據FBD(Feedback Data)是一條單端信號線，FBD 由外部拉高，當源極驅動芯片傳輸數據會將FBD拉低，再進行數據傳輸。

在本部分中規定的接口傳輸協議中，在物理層通道中串行傳輸編碼數據。編碼之后，每字節(8位)數據轉換為9位。在T-CON和每一顆源極驅動芯片SD之間的物理層通道定義為端口(Port)。如果在T-CON與源極驅動芯片之間有一組差分信號線，這個端口定義為1-Port；如果在T-CON與源極驅動芯片之間有兩組差分信號線，這個端口定義為2-Port。

接口傳輸協議中，遵從低位優先原則，例如最低位的字節(0位)首先傳輸，在每一個字節中，最低有效位LSB(Least Significant Bit )首先傳輸，最高有效位MSB(Most Significant Bit)最后傳輸。這一規則同時適用于數據傳輸和控制指令傳輸。

3 CSPI協議設計

3.1 CSPI發送協議設計

圖3描述了發送端協議層、物理層的架構。

圖3 發送端架構Fig.3 TX function module diagram

發送端共有5個工作狀態：關機狀態、上電后等待狀態、時鐘校準狀態、特定對位封包對位狀態和顯示輸出狀態，如圖4所示。

(1) 在上電后，TX進入系統穩定與TX配置階段。在該階段中，應等待TX初始化配置完成，例如加載配置信息，TX 鎖相環PLL鎖定等。

(2) CDR校準，即TX、RX時鐘校準狀態，CDR校準完成后，LS信號輸出高電平給T-CON，通知發送端可以傳輸下一階段的數據。

(3) 若CDR 校準失敗，會處于失鎖狀態，LS信號輸出低電平給T-CON，再重新做CDR校準。

圖4 發送端流程Fig.4 TX working model conversion relationship

3.2 CSPI接收協議設計

圖5描述了接收端協議層、物理層的架構。

圖5 接收端架構Fig.5 RX function module diagram

接收端共有4個工作狀態：關機狀態、時鐘校準狀態、特定對位封包對位狀態和顯示輸出狀態，如圖6所示。

(1)在上電后，接收端進行時鐘校準，時鐘校準完成后，接收端輸出LS信號高電平給發送端，通知發送端可以傳輸下一階段的數據。

(2)若時鐘校準失敗，接收端會將LS信號拉低，輸出LS低電平給發送端，發送端重新發送時鐘校準。

(3)特定封包對位狀態，可由數據中的標頭指令封包或標尾指令封包進行數據對齊，對位完成后，接收端就可正常輸出畫面。

圖6 接收端流程Fig.6 RX working model conversion relationship

3.3 CSPI編碼和解碼設計

3.3.1 設計概述

顯示系統主要參數包括源極驅動芯片數量、每個端口的通道數、發送端和接收端之間的傳輸速率等。這些參數符合如下關系：

BPP×FP×1.125

(1)

其中：BPP表示每像素包含數據比特數，FP表示像素時鐘頻率，LC表示每端口差分線數量，LS表示傳輸速率，SDC表示源極驅動芯片數量，0.95表示用于補償展頻功能帶來的臨時性的帶寬損耗，1.125表示8位/9位帶來的帶寬損耗。

所有高于703.8 Mb/s的連接速率都可使用?？紤]到高速傳輸的成本影響及功率損耗，選擇接近最低速率的參數。

3.3.2 CSPI編碼設計

CSPI協議采用8 B/9 B編碼技術實現時鐘嵌入功能。首先對原始數據進行質量判斷，然后根據編碼算法將原始的8位數據編碼為9位，使數據中連續0或1的長度控制在5以內，最終保證信號質量。8位/9位編碼流程如圖7所示。

圖7 編碼流程圖Fig.7 Flowchart of encoding algorithm

其中：bm[0～7] 表示原始數據的第0位至第7位，bn[0～8] 表示編碼數據第0位至第8位，NAND表示邏輯運算與非，OR表示邏輯運算或，～表示邏輯運算非，=表示賦值。

3.3.3 CSPI解碼設計

解碼是編碼的逆過程。主要通過判斷及邏輯運算再忽略標志位來實現9位轉換為8位目的，最后恢復得到原始數據。8位/9位解碼流程如圖8所示。

圖8解碼流程圖Fig.8 Flowchart of decoding algorithm

3.4 CSPI擾碼設計

TX端執行8 B/9 B編碼之前，對原始信號進行加擾。數據加擾可以將信號頻率點打散，即將能量分散，達到降低EMI的目的。在數據加擾功能開啟時，T-CON發送加擾數據給SD，SD必須解擾碼才能獲取真實的視頻顯示數據。CSPI擾碼多項式設計方法如圖9、10所示。

其中，S[1]～S[15]是擾碼密鑰，Din[0]～Din[7]是擾碼數據，Dout[0]～Dout[7]是解擾碼數據。

S[5] XOR Din[7]=Dout[7]

S[6] XOR Din[6]=Dout[6]

S[7] XOR Din[5]=Dout[5]

S[8] XOR Din[4]=Dout[4]

S[9] XOR Din[3]=Dout[3]

S[10] XOR Din[2]=Dout[2]

S[11] XOR Din[1]=Dout[1]

S[12] XOR Din[0]=Dout[0]

XOR表示邏輯運算異或。

圖9 加擾多項式設計Fig.9 Scrambler key generator

圖10 解擾多項式設計Fig.10 Descrambler key generator

圖11 CSPI驗證平臺Fig.11 Experimental platform of the CSPI protocol

4 實驗數據與結果

基于1 383 mm(55 in)超高清LCD面板的實驗平臺，驗證CSPI高速傳輸協議性能和質量。硬件平臺搭建如圖11所示。

眼圖是評估信號質量的最有效和最直接的方法,眼睛“開口”的幅度和寬度是衡量基帶傳輸系統性能的指標[12]。眼睛張得越大且眼圖越端正，表示碼間串擾越小，信號質量優；反之表示碼間串擾越大，信號嚴重失真。眼圖模板Mask是判斷眼圖測量結果的主要依據，Mask規定了串行信號“1”電平的容限，“0”電平的容限，上升時間、下降時間的容限。CSPI信號眼圖Mask規格標準設定如圖12所示。

符號X (UI)Y=VTX_EYE (mV)A0.250B0.575C0.5-75D0.750

圖12 CSPI眼圖規格
Fig.12 Eye diagram specification of CSPI

圖13 實驗平臺實測的眼圖Fig.13 Eye diagram measured on the experimental platform

圖13展示了傳輸速率約為1.4 Gb/s時終端電阻輸出端的實測眼圖。眼圖結果表明，眼睛“開口”的最小幅度和寬度分別約為312 mV和548 ps，符合規格要求的同時并保有足夠余量。測量結果表明：即使數據傳輸速率高達1.4 GMb/s，CSPI協議仍可穩定地工作，且信號質量良好，抖動小。這主要得益于CSPI使用點對點架構，極大改善了信號完整性問題。

5 結 論

本文提出了一種名為CSPI的點對點高速傳輸協議。通過測量的1 383 mm(55 in)超高清(UHD)LCD面板眼圖，眼圖中眼睛“開口”的最小幅度和寬度分別約為312 mV和548 ps，符合規格要求并保有余量。測量結果表明，CSPI協議具有高傳輸速率，低EMI性能和較少信號線數量的突出特性，特別適用于高級TFT-LCD。這對于TFT-LCD在各種特殊領域的廣泛應用具有深遠意義。