130 nm加固SOI工藝的抗輻射控制芯片設計

常永偉，余 超,2，劉海靜，王 正，董業民,2

(1. 中國科學院上海微系統與信息技術研究所 信息功能材料國家重點實驗室， 上海 200050；2. 中國科學院大學， 北京 100049)

隨著網絡及通信技術的迅速發展，實時通信、定位導航等領域對航天器如衛星通信的依賴度越來越高，同時也對航天器中電路系統的穩定性和精確度提出了更高的要求。而地球周圍復雜的空間輻射環境使得電路系統的可靠性逐漸成為航天技術進一步發展的瓶頸。

絕緣體上硅(Silicon-On-Insulator, SOI)器件與體硅器件相比，由于其埋氧層實現全介質隔離的特殊結構，其在空間抗輻射領域具備一定的先天優勢[1-3]。另外，SOI互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor, CMOS)器件還具有寄生電容小、高速、低功耗、集成度高、適用于小尺寸器件的優勢[4]。

然而，總劑量電離輻射會在氧化物中產生陷阱電荷和界面態。SOI器件由于其埋氧層的存在，總劑量輻射效應更加復雜[5]。對 SOI 器件以及電路的抗總劑量輻射加固需要首先深入研究其總劑量輻射損傷的機理，在這個基礎上對器件及電路從各層次上進行加固設計。

本文應用總劑量輻射加固SOI晶圓材料及中國科學院上海微系統與信息技術研究所開發的130 nm部分耗盡絕緣體上硅(Partially Depleted Silicon-On-Insulator, PD-SOI) 抗輻射標準單元庫設計了一款基于比例、積分、微分(Proportion, Integral and Differential, PID)算法的專用集成電路(Application Specific Integrated Circuit, ASIC)控制芯片，所用單元庫在版圖上使用H型柵進行總劑量輻射加固。芯片規模約80萬門，采用CQFP164陶瓷管殼封裝，在基礎功能測試通過后進行總劑量輻照試驗。試驗在模擬空間輻射的環境下進行，結果表明被測試芯片的總劑量加固能力達到300 krad(Si)，可以完全滿足空間應用的需求。

1 基于PID控制算法的芯片設計

1.1 PID控制算法分析

圖1為PID算法的原理示意圖，PID控制采用比例、積分、微分方法進行閉環控制，具有架構簡單、易于實現、魯棒性強等特點[6]。比例控制是控制器輸出與輸入之間呈現比例關系，比例系數的大小可以決定偏差調節的快慢；積分控制是控制器輸出與輸入誤差信號的積分成正比關系，積分項的引入會使極小的穩態誤差隨著時間的積累顯現出來；微分控制的作用是控制輸入信號的微分與輸出成正比，避免被控制量在調控中出現嚴重超調[7]。

圖1 PID控制原理示意Fig.1 Principle diagram of the PID control

PID控制有模擬和數字兩種，其中模擬PID控制的計算式為:

(1)

式中：Kp為比例系數；Ti為積分時間常數；Td為微分時間常數；u(t)為PID控制器的輸出信號；e(t)為比較模塊反饋的誤差量。

由于是采用數字集成電路的方法實現PID算法，所以，需對模擬PID算式進行離散等效，離散等效中應用求和替代積分，向后差分代替微分[8]，即：

(2)

(3)

根據式(2)～(3)可以得到數字PID計算式為：

(4)

進一步有：

(5)

其中：

(6)

(7)

Δu(k)=u(k)-u(k-1)

=Kp[e(k)-e(k-1)]+Kie(k)+

Kd[e(k)-2e(k-1)+e(k+2)]

(8)

從而，只需要知道增量信號即可進行相應的控制，這樣在實現上更加簡單易行。

1.2 基于PID控制的系統架構

控制芯片基于閉環的反饋系統，其主要任務是通過閉環調節壓控晶振，最終向外界輸出高精度、高穩定性的標準時鐘。如圖2所示，反饋系統中，PID_ASIC為算法實現芯片，負責接收由比較模塊產生及模數轉換器(Analog to Digital Converter, ADC)處理后的誤差信號，經過算法計算后產生調節信號，再經由數模轉換器(Digital to Analog Converter, DAC)處理產生壓控模擬信號對壓控晶振進行調節。同時，芯片向比較模塊分時輸出兩組頻率字，經直接數字頻率合成器(Direct Digital Synthesizer, DDS)合成以及變頻轉換與壓控晶振倍頻后的信號合成，作為測試信號輸入比較模塊與比較模塊內的標準信號進行比較，分離誤差信號輸出。反饋系統設計準確度≤5×10-12，穩定度≤1×10-12。

圖2 基于PID控制的系統架構Fig.2 System architecture based on PID control

1.3 基于PID控制算法的ASIC設計

圖3所示為ASIC系統框架，時鐘分頻模塊的輸入clk由反饋系統的壓控晶振引入，分別向芯片、外部DAC、外部ADC輸出頻率相同、相位不同的分頻時鐘信號；輸入處理模塊針對誤差信號進行時序控制和數據處理；DDS控制模塊由核心處理部分控制產生探測信號的頻率字；DAC控制模塊接收經PID算法處理后的數據并產生對外部DAC的控制信號；核心處理部分主要負責對系統狀態的檢測、反饋閉環的檢測以及增量式PID算法的處理，其時序由核心的時序控制狀態機調節控制，其中狀態檢測模塊可實現針對異常狀況的自動處理，控制狀態機復位重新搜索檢測。

在PID算法處理部分，將誤差信號進行比例、積分計算，積分項由積分寄存器針對差分值，在每個時鐘進行累加并定時輸出，其積分值與比例項求和后判斷是否越界，并輸出數據與相應處理信號，由DAC控制模塊根據輸入數據及處理信號產生外部DAC調控信號。

圖3 芯片內部模塊劃分Fig.3 Chip internal module partition

2 總劑量效應及加固方法

2.1 總劑量效應機理

總劑量輻射在氧化層中產生電子-空穴對，由于柵氧化層中的電子在室溫下是可動的，因此，一部分電子和空穴會發生復合或被其他復合中心捕獲，另一部分電子則在電場作用下離開SiO2層。這樣，在SiO2層中剩下的是不可移動的空穴，這些空穴陷在SiO2層中產生正的氧化層陷阱電荷Qot[11-12]。式(9)表示了閾值電壓Vth的變化量ΔVth的計算關系式：

ΔVth=-e·ΔQot/Cox+e·ΔQit/Cox

(9)

式中，ΔQot為SiO2層中產生陷阱電荷的電荷密度，ΔQit是產生界面陷阱電荷的電荷密度，Cox是氧化層電容，e是電子常數。在空間輻射環境中，雖然輻射劑量率非常低，但MOS器件在空間環境下進行長時間工作時，陷阱電荷的累積會使其性能不斷下降甚至失效。

2.2 SOI晶圓的總劑量加固

SOI材料和器件的總劑量輻射效應與輻射感生的氧化物電荷積累有關，其中氧化物主要包括柵氧化層、淺溝槽隔離場氧和絕緣埋層。SOI 器件與體硅器件相比，兩者在制造過程中采用了類似的柵氧化層和場氧化層工藝，主要的差別在于是否存在絕緣埋層。顯然，SOI 中絕緣埋層是導致SOI 器件的抗總劑量輻射能力不如體硅器件的關鍵因素。

抗總劑量輻射加固SOI 晶圓的加固方法依賴于Si+離子注入改性工藝，主要利用Si+離子注入在絕緣埋層中嵌入納米晶，而納米晶作為電子陷阱能夠俘獲輻射感生的空穴正電荷或者增加復合中心輻射感生電子-空穴對的復合[13]，通過降低輻射產生的凈正電荷的累積，來實現絕緣埋層的抗總劑量輻射加固。

本文所用的SOI晶圓采用了目前先進、成熟的注氫層轉移技術，該技術將改性離子注入技術整合到注氫層轉移技術制備SOI 晶圓的過程中，在鍵合加固前完成離子改性，從而可以有效地避免頂層硅晶格損傷，可以制備出高質量、高抗總劑量輻射加固SOI晶圓[14]。

2.3 加固晶圓總劑量輻射效應驗證分析

為了評估加固SOI晶圓的抗總劑量輻射能力，實際需要將加固SOI晶圓制備成各類MOS 器件，然后對其常規電學特性和輻射環境下的電學性能進行表征和測試。

本節主要通過Co60γ 射線輻照實驗研究加固SOI晶圓制備的H型柵 3.3 V NMOS器件(寬長比W/L=10 μm/0.35 μm)在不同偏置條件下的輻照效應，主要有開態(ON)、關態(OFF)、傳輸態(PG)三種偏置態，具體的偏置條件如表1 所示 。

表1 器件的輻照偏置條件

在輻照之前和每一步輻照之后，均采用Keithley 4200SCS 半導體參數分析儀對器件的IDS-VGS 特性曲線進行測量，漏端電壓保持為0.1 V。

總劑量輻照實驗在中國科學院新疆理化技術研究所開展，輻照源為Co60γ射線，選擇的輻照劑量率為200 rad(Si)/s，總劑量范圍在500～750 krad(Si)，達到設定的劑量點后對器件進行移位測試。退火時溫度為100 ℃，退火時間為168 h，退火時加的偏置與輻照時的偏置相同。各個偏置條件下的H型柵3.3 V NMOS器件輻照前后的轉移特性曲線如圖4所示。實驗結果表明：

(a) ON偏置(a) ON-state bias

(b) PG偏置(b) PG-state bias

(c) OFF偏置(c) OFF-state bias圖4 加固SOI晶圓制備的H型柵3.3 V NMOS器件輻照前后的轉移特性曲線Fig.4 Transfer characteristics of H-Gate 3.3 V NMOS fabricated on the radiation hardened SOI wafers before and after irradiation

在不同偏置條件下，輻照后器件的閾值電壓和漏電流與輻照前基本相同。本文所用的SOI晶圓材料總劑量加固水平可以達到500 krad(Si)。

2.4 芯片版圖規劃

寄生的源漏電流是總劑量效應的最主要表現，H型柵能夠將體有效地引出，阻斷源漏之間的漏電通道，避免寄生晶體管的開啟，同時阻斷器件邊緣漏電通路，減小漏電流，以增強抗總劑量輻射能力[15]。為此電路單元在版圖上使用帶兩個P+體引出端的 H 型柵進行抗總劑量輻射加固，其結構如圖5所示。

圖5 H型柵結構示意Fig.5 Schematic of H gate

3 芯片測試結果

3.1 芯片功能測試結果

芯片在總劑量加固SOI晶圓上進行流片，一次流片成功，流片后采用CQFP164封裝，并進行了功能測試。功能測試主要是讓芯片在閉環系統進行工作，作為核心處理部分調節系統誤差。測試結果表明：芯片的功能正確，且調節的精度可以達到5×10-12，與國外進口的Actel反熔絲型抗輻射現場可編程門陣列(Field Programmable Gate Array, FPGA)AX500相近；在長時間頻率穩定度方面，芯片優于國外FPGA，對比結果如表2所示。

表2 FPGA Actel AX500與芯片測試結果及比較

3.2 芯片總劑量測試結果

芯片總劑量輻照實驗在中國科學院新疆理化技術研究所進行，輻照源為Co60γ 射線，選擇的輻照劑量率為70 rad(Si)/s，總劑量范圍在100～450 krad(Si)。

在輻照過程中，芯片所加的偏置與芯片實際工作狀態相同。芯片偏置條件為：電源為3.63 V(3.3 V+10%)和1.32 V(1.2 V+10%)，分別給IO和內核(CORE)供電；其余輸入腳都輸入25 Hz的方波。從測試的控制芯片DDS控制以及DAC控制端口輸出等方面沒有出現功能異常，這說明控制芯片的核心算法、峰值檢測、狀態檢測、時序控制、閉環檢測等都正常工作。但是在輻照測試過程中觀察到芯片工作電流略有增大，這說明芯片的電流-電壓特性已經受到影響，符合文獻[12]中的結論。圖6為測試芯片在輻照前和輻照總劑量分別為100 krad(Si)、300 krad(Si)共3個測量點的工作電流。從圖中的電流變化曲線可以看出，芯片電流的變化在0.1 mA以內，變化量遠遠小于規定的10%。

圖6 芯片電流隨輻照總劑量的變化曲線Fig.6 Chip current versus total ionizing dose

4 結論

采用上海微系統與信息技術研究所開發的130 nm PD-SOI CMOS抗輻射標準單元庫進行了基于PID算法的控制芯片設計。通過使用抗總劑量輻射水平達500 krad(Si)的加固SOI晶圓以及體接觸H型柵的版圖設計來對芯片進行總劑量加固。芯片流片后采用CQFP164陶瓷管殼封裝，測試結果顯示芯片功能正確，且調節精度達到5×10-12，與國外進口FPGA相當，在頻率穩定度方面芯片優于進口FPGA。輻照總劑量實驗表明芯片在總劑量輻射達到300 krad(Si)時依然能夠正常且穩定地工作，完全滿足空間應用需求，可為衛星抗輻射控制芯片國產化提供技術積累和基礎。