基于VPX平臺的數(shù)字波束形成新架構(gòu)

白曉慧

（中國電子科技集團公司第38研究所，安徽合肥230088）

0 引言

數(shù)字波束形成(DBF)是在原來模擬波束形成原理的基礎上，引入數(shù)字信號處理方法后建立起來的一門雷達新技術[1]。它是針對陣列天線，利用陣列天線的孔徑，通過數(shù)字信號處理在期望的方向形成接收波束。這種技術充分利用了陣列天線所檢測到的空間信息，可以方便地獲得超分辨和低副瓣的性能，實現(xiàn)波束掃描、自校準和自適應波束形成等。原則上講，數(shù)字波束形成技術對雷達系統(tǒng)的發(fā)射和接收都可應用，但是在接收狀態(tài)下才真正體現(xiàn)出它的特點：1）同時形成多個可控波束，以適應在特定的干擾環(huán)境下對多個目標進行探測、跟蹤；2）波束位置的無慣性捷變，實現(xiàn)重復周期內(nèi)的波束時分控制和功率匹配；3）天線方向圖可以實現(xiàn)有源干擾的自適應置零，從而有效抑制干擾等。DBF技術的成功應用必將對現(xiàn)代雷達技術的發(fā)展產(chǎn)生重大影響。本文充分利用FPGA資源豐富、處理靈活的優(yōu)勢以及PPC實時多核的特點，在基于VPX開發(fā)平臺上進行了DBF的工程實現(xiàn)。

1 數(shù)字波束形成基本原理

數(shù)字波束形成就是用數(shù)字處理方法[2]，對于某一方向入射信號，補償由于傳感器在空間位置不同而引起的傳播波程差導致的相位差，實現(xiàn)同相疊加，從而實現(xiàn)該方向的最大能量接收，完成該方向上波束形成。圖1示出了數(shù)字波束形成的原理方框圖。

圖1 數(shù)字波束形成原理方框圖

在數(shù)字陣列雷達中，陣列天線的每一個陣元都接有一個數(shù)字T/R模塊，數(shù)字T/R模塊具有獨立的接收通道和發(fā)射通道[3]。每個陣元接收的射頻回波信號送至數(shù)字T/R模塊的接收通道，經(jīng)過低噪聲高放、下變頻轉(zhuǎn)換成中頻信號，對中頻信號進行A/D采樣和數(shù)字鑒相，最后輸出正交的I/Q數(shù)字信號。對每個T/R模塊接收通道輸出的I/Q數(shù)字信號分別進行復加權(quán)和求和運算處理，形成所要求的波束。

2 基于VPX平臺的DBF新架構(gòu)

數(shù)字波束形成設計采用FPGA+PPC的VPX架構(gòu)的信號處理設備。數(shù)字波束形成算法的核心主要包含接收權(quán)重計算和波束權(quán)重合成處理2個模塊。其中，接收權(quán)重計算由PPC通過軟件編程實現(xiàn)，主要包括權(quán)重相位計算、幅度加權(quán)計算和自適應抗干擾權(quán)重計算等功能；波束合成的過程通過FPGA實現(xiàn)，輸出對應的波束數(shù)據(jù)，如圖2所示。

圖2 數(shù)字波束形成實現(xiàn)框圖

2.1 DBF處理器硬件平臺

DBF板中有2片XC7VX690T的FPGA。該FPGA內(nèi)部具有3 600個乘法器單元和80個GTH高速收發(fā)器，保障了任務的資源需求。每片F(xiàn)PGA外接48通道光纖模塊，每路數(shù)據(jù)率不低于10 Gbps。DBF分機中DBF處理模塊的處理能力決定了設備量的大小，DBF處理模塊包含2片Xilinx V 7 690T大規(guī)模FPGA、8個24合1光模塊（4收4發(fā)）。96通道DBF模塊通過板載的96路光纖通道，接收前端寬帶采集模塊傳輸過來的AD采樣量化后的信號數(shù)據(jù)，通過光纖將DBF處理后多波束I/Q數(shù)據(jù)輸出給服務器。圖3為VPX接口Xinlix-DBF板資源組成示意圖。

該模塊主要實現(xiàn)波束形成器的功能，完成校正模式以及正常工作模式下的數(shù)據(jù)采集，與天線陣元DAM之間的接口控制和信號處理服務器后端的接口控制等功能。波束形成實現(xiàn)整個陣面發(fā)射波束控制和接收數(shù)字波束形成。

2.2 PPC模塊處理器

PPC模塊處理器是一款符合VITA 46規(guī)范的6U VPX信號處理版，板載2顆高性能T 4240芯片的12核24線程的PowerPC處理器。每顆處理器獨享6 GB DDR3L SDRAM，采用Serial RapidIO 2.1內(nèi)部和外部數(shù)據(jù)交換、VSILIB AltiVec運算庫，以ReDes系統(tǒng)開發(fā)和調(diào)試平臺，采用風冷散熱設計。

恩智浦公司的T 4240時本板主要的計算處理單元。外部系統(tǒng)時鐘為100 MHz，為處理器內(nèi)部Platform總線和外部的DDR3L SDRAM提供600 MHz的工作時鐘，為處理器提供1 500 MHz工作時鐘。T 4240運行VxWorks操作系統(tǒng)，支持12核24線程SMP工作模式。

每顆T 4240處理器有3個獨立的DDR3內(nèi)存控制器，每個控制器外接64位寬、2 048 MB DDR2 SDRAM，支持ECC校驗。全板共有12 GB DDR3L SDRAM內(nèi)存，由24片16 bits×32 Meg×8 banks的內(nèi)存芯片組成。

每顆T 4240處理器的總線上都配有一片NOR FLASH芯片，容量為256 MB，位寬為16位，可用于存儲boot loader、操作系統(tǒng)和應用程序等。

程序開發(fā)使用風河公司的Work Bench 4.0，這是一款基于Java的仿真開發(fā)軟件。WorkBench 4.0集成開發(fā)軟件上可以運行VxWorks嵌入式操作系統(tǒng)。

3 基于VPX平臺的DBF的工程實現(xiàn)

3.1 設計思路

項目中，基于VPX平臺的DBF處理過程，首先需要建立PPC與FPGA之間的RapidIO通路，通路建立完成后，PowerPC與FPGA之間就可以通過DMA傳輸方式進行數(shù)據(jù)的交互。在這種傳輸機制的基礎上，PowerPC從波束調(diào)度通過RapidIO方式讀取波位包信息，在PowerPC內(nèi)部進行自適應權(quán)值的計算和控制碼的計算。然后將權(quán)值通過RapidIO傳輸給FPGA，F(xiàn)PGA將權(quán)值緩存，控制碼通過光纖傳送給DAM之后，進行數(shù)據(jù)采集，采集到的數(shù)據(jù)和緩存的權(quán)值進行波束合成，最終將合成的結(jié)果通過RapidIO總線發(fā)送給信號處理機箱。DBF的工程實現(xiàn)如圖4所示。

圖3 VPX接口Xinlix-DBF板資源組成示意圖

圖4 DBF工程實現(xiàn)圖

3.2 DBF權(quán)值計算

對于某一方向的數(shù)字波束形成要完成下列計算[4]

式中，f(t)為目標接收信號，k為波束號，d為相鄰陣元的間距，λ為發(fā)射載波波長，α為目標信號相對天線陣面發(fā)線的入射角，n為第n個通道，N為天線陣面上垂直向排列的陣元數(shù)，W為加權(quán)系數(shù)，C為校正系數(shù)，β為波束指向。

可以看出，當滿足α=β時，該波束接收到的信號最大，其他方向的波束信號幅度下降。影響波束形成加權(quán)系數(shù)的因素有以下幾個方面：接收波束的空間角度；波束指向系數(shù)；對應頻點的校正系數(shù)以及內(nèi)外場差系數(shù)；窗函數(shù)。

下面著重介紹抗干擾自適應波束形成權(quán)重計算。圖5給出了自適應抗干擾處理框圖。自適應處理器根據(jù)主、輔通道接收的信號計算出一組權(quán)系數(shù)，調(diào)節(jié)輔助通道的幅度與相位，從而在有源干擾方向自適應形成零點，達到抑制有源干擾的目的。

圖5 抗干擾自適應波束權(quán)重計算

圖5中y0(t)表示在t時刻主天線的接收信號，y1(t)，y2(t)，…，yN(t)為各輔助天線接收信號，N為輔助天線數(shù)。t時刻輔助通道接收電壓矢量表示為：

由相應算法得出的最優(yōu)權(quán)值矢量表示為：

根據(jù)最優(yōu)化算法，自適應權(quán)值為：

式中，R0=E(X×y*0(t))，表示主通道與輔助通道的互相關矩陣。R=E(Y×YH)表示各輔助通道間的協(xié)方差矩陣。

同時對主輔通道進行采樣，然后形成互相關矩陣和協(xié)方差矩陣，從而求出自適應權(quán)值，調(diào)節(jié)輔助通道的幅度與相位，再與主通道信號進行疊加，完成對消運算，達到抑制有源干擾的目的。

3.3 接收校正

接收通道幅相一致性是影響DBF性能的關鍵因素[5-6]。實際工程應用中，要求DBF處理采用多個接收通道，各個通道之間的幅度相位一致性和通道本身的平穩(wěn)性是DBF實現(xiàn)的關鍵。實際上采用的是用測試信號對通道進行校正，以此對外部回波進行波束形成得到各個不同波束指向的接收信號。

數(shù)字波束網(wǎng)絡校正主要測量通道間的相對延遲和各個頻點上幅相誤差。內(nèi)校正源和外校正源發(fā)射測試信號，內(nèi)校正源通過功分器同時耦合到具體列陣元上，所有接收通道在FPGA中根據(jù)采集觸發(fā)信號，同時采集校正數(shù)據(jù)，在PPC中通過計算校正數(shù)據(jù)的幅度、相位和時延等信號參數(shù)來完成校正系數(shù)的計算。

系統(tǒng)控制內(nèi)/外校正源發(fā)射測試信號，對整個工作頻段按照一定的步進進行掃描，計算出每一頻點的通道間幅相誤差。

4 結(jié)束語

數(shù)字波束形成技術具有很多優(yōu)點：可同時產(chǎn)生多個獨立可控的波束而不損失信噪比；波束特性由權(quán)矢量控制，靈活可變；天線具有較好的自校正和低副瓣能力等。更為重要的是，由于在基帶上保留了天線陣單元信號的全部信息，因而可以采用先進的數(shù)字信號處理理論和方法，對陣列信號進行處理，以獲得波束的優(yōu)良性能。基于VPX平臺的數(shù)字波束形成系統(tǒng)，遵循通用化、系列化、組合化設計原則，以FPGA和PPC為基本平臺，具有軟件化、開放式架構(gòu)，滿足新一代雷達信號處理系統(tǒng)的技術發(fā)展要求。■