無線充電qi協議的主控制器的低功耗設計

張二麗

摘要：從1889年Nikola Tesla發明了著名的Tesla線圈開始，對無線充電技術的研究受到了廣大設計者的重視，華為2018年發布的無線充電技術，其最大功率可達15 w，標志著無線充電時代的來臨。但是由于芯片集成度的提高，SOC的功率密度越來越大，低功耗設計成為無線充電技術中應該關注的問題。針對Qi wirelesspower transfer version 1.1.2，采用格雷碼的編碼方式，二級門控時鐘，多閾值電壓以及低功耗計數器等功耗優化技術，使得該協議中主控制器的功耗降低了30%。

關鍵詞：無線充電;數字電路;低功耗

0引言

在傳統無線傳感網絡中，一般使用蓄電池充電，需要不斷更換電池，在制約了無線傳感網絡實際部署與廣泛應用的同時大大提高了網絡的維護成本。而早在1988年，約翰.鮑爾斯在實驗室第一次成功用無線充電技術點亮了1米外的60 w的燈泡，無線充電技術的可行性得到論證，至此無線充電技術的研究越來越受到重視。

為了規范無線充電技術，WPC聯盟提出的QI協議，該協議采用定頻調占空比的架構利用控制器不斷地對電路進行監控，通過調整線圈上的電壓進行無線傳輸能量，與用蓄電池相比，其成本大大降低，但是伴隨著摩爾定律的盛行，每一代半導體工藝技術的提高，芯片密度的增大，對于設計者來說功耗就成為了必要的關注問題，電壓大小，dual-Vth和柵極尺寸都與低功耗技術密切相關。本文主要是對在RTL級電路設計的基礎上進行低功耗設計。

1數字電路功耗的形成

電路中的功耗分為兩類：靜態功耗和動態功耗。靜態功耗主要是待機時的功耗，主要由泄露電流組成，一方面是由于MOS管閾值電壓的存在，使得器件在關斷狀態下，具有亞閾值特性，因此會產生亞閾值電流。動態功耗主要是由于短路電流和負載電容充電引起的。而在這兩部分中有三種最主要的功耗消耗：對電容進行充放電的跳變功耗，在電路反轉過程中產生的短路電流功耗和MOS器件的漏電流損耗。其原理如下：當輸入電平為低時，PMOS管會對輸出節點上的電容進行充電，當輸入電平為高電平時，NMOS會對電容進行放電，從而達到反相器的效果，在這一過程中形成了MOS管的動態功耗，如下圖1所示。

PN結反向電流14（PN-junction Reverse Current）

源極和漏極之間的亞閾值漏電流12（sub-thresholdCurrent）

柵極漏電流，包括柵極和漏極之間的感應漏電流13（Gate Induced Drain Leakage）

柵極和襯底之間的隧道漏電流11（Gate Tunneling）

靜態功耗主要于工藝有關。由于無線充電是數?；旌想娐?，故對控制器的設計要考慮模擬方面的需求，采用的是0.25un，5 V的標準CMOS數?；旌蠋?。

2無線充電設計的總體架構

根據無線充電QI協議中控制器的設計要求，其控制器的設計架構如下圖3a所示。該架構主要有：狀態機，計數器，選擇器和移位寄存器構成。狀態機的設計如下所示，主要負責計數器的啟動，在不同的狀態下接收相應的數據包，并進行CRC的比對，但在協議中使用的狀態只有ping，selection，identication，powertransfer，在這四個狀態下由于在identification狀態下需要控制的信號較多，為避免瞬時功耗太高，將此狀態根據數據包的不同進行了如下圖所示的劃分。計數器：由于控制器需要不斷監控電路以及接收方的充電情況，所以需要不斷接收數據包，不同的數據包的data位寬是不一樣的，故需要計數器對發送來的數據位進行計數，同時不同的數據包之間有一定的時序要求，當超過一定的時間時未接收到相應的數據包，則電路進行斷電處理。移位寄存器用來存儲接收方發送過來的識別配置數據包以及當前充電的狀態和電量的多少等，并將接收到的串行信號轉變為并行信號。

3低功耗設計技術。

3.1采用二級門控時鐘電路控制功耗

時鐘信號是整個電路設計中反轉率最高的信號，由此而帶來的動態功耗是相當大。但是在單個時鐘周期中，需要工作的模塊并不是很多，故在設計中利用RTL特有的編碼方式，在綜合的過程中加入相應的命令，就可以采用門控時鐘的設計方式來降低功耗，但是一般情況下采用一級門控時鐘控制，但是由于無線充電對于功耗的要求，在這里采用二級門控時鐘，其相應的電路圖如下所示，從圖4a與圖4b中可以看出，與一級門控時鐘相比，二級門控時鐘減少了三個與門而多了一個CGcell，且它能在減少系統面積的同時也降低了組合邏輯電路的功耗和第二級CGcell的功耗。門控基本原理就是通過關閉芯片上暫時用不到的功能和它的時鐘，從而實現節省電流消耗的目的。

3.2分段式的移位寄存器

對于QI協議的控制器，需要接收很多數據包，其中數據包的結構如下圖5a所示，在設計中為了降低移位寄存器的翻轉率，我們將移位寄存器按照8bit一組進行了劃分，如下圖5b所示，很明顯在存儲數據的時候只對當前的8bit寄存器翻轉。

3.3計數器的設計

在接收數據包的過程中，需要不斷地監控時間，所以就要用到計數器，在通常地設計中，用的是同步計數器，計數器主要是由觸發器構成，在同一時鐘下，所有觸發器是同時翻轉的，所以增加不必要的功耗，采用Jk觸發器構成的異步計數器，在每次計數時只有第一級觸發器連接高電平，第二級觸發器由第一級的輸出端的下降沿驅動，第三級觸發器由第二級的輸出端的下降沿驅動，以此進行，來降低功耗，如下圖6所示

3.4狀態機的編碼方式

一般來說狀態的轉變是按照流程一步步走下來即可，但是在跳變的過程中會因為編碼的方式而造成功耗多少的不同，一般來說，在設計時，盡量采用格雷編碼方式，相鄰狀態之間只有一位數據發生變化，從而降低了功耗。

4功耗分析結果

無線充電設計是一種數?；旌系碾娐罚时敬问褂肅SMC 0.25 gm 5 V enhance BCDMOS的標準單元的庫，其經過功耗優化之后結果如下圖7a所示。

與下圖7b中未進行功耗優化的電路相比，可以發現其功耗大幅度降低，功耗優化率達到了30%。