數字模擬混合集成電路設計分析

余昌皇

（凱里學院，貴州 凱里 556011）

0 引 言

我國集成電路設計水平與制造水平之間還存在不小的差距。目前，我國已經能夠制造出超大型集成電路制造設備，掌握了14 nm級完整產品工藝，達到了國際先進水平。但是，在集成電路設計方面依然停留在0.10 μm[1]。模擬集成電路發展明顯滯后于數字集成電路，兩者的技術水平差距加大。因此，必須努力提高模擬集成電路設計水平，進一步發展我國數字模擬混合電路技術。數字模擬混合集成電路設計難度非常大，其設計過程主要包括數字設計和模擬設計。當設計數字和模擬混合電路時，將執行單獨的設計流程以檢查相關設備的適用性。

1 集成電路設計抽象層次

在設計集成電路時，基于設計和仿真，考慮可分為“自上而下”的抽象級別。

（1）系統級別。此抽象級別用于仿真和驗證系統或設計的基本概念，以確定特定結構的實現標準。

（2）RTL級。通過總線、控制電路、寄存器以及組合電路等描述電路功能，包括純邏輯描述和結構描述[2]。純邏輯描述適用范圍廣，常用于電路通用設計，而結構描述常用于電路關鍵設計。

（3）門級。通過邏輯門結構化連接描述電路的布爾功能關系，如NAND、NOR、NOR、AND、OR和XOR[3]。

（4）開關級。描述晶體管之間的連接，用于驗證電路信號路徑時序信息。

2 數字模擬混合集成電路設計思路

在集成電路的設計和制造技術邁入納米時代后，原始的模擬電路和數字電路的設計思想和過程不再適用。傳統的模擬電路設計使用自下而上的設計思想，而數字電路設計則使用自上而下的設計思想。模擬信號的基本切換基于晶體管級的仿真，而數字信號切換模塊則基于行為級的表示[4]。為模擬電路設計的模塊由電路圖控制，而為數字電路設計的模塊由硬件語言（HDL語言）控制。為了討論數字模擬混合電路設計方法，必須使用新的設計概念、新的設計流程和系統設計方法。當設計和制造數字模擬混合信號集成電路時，模擬部分和數字部分在同一基板上完成。從模擬部分到數字部分的通信、從數字部分到模擬部分的通信，是通過各種數字/模擬信號轉換接口完成的。數字模擬混合信號電路結構如圖1所示。

圖1 數字模擬混合信號電路結構

理想的數字模擬混合電路結構設計過程，應該是在相同的仿真環境中集成模擬和數字算法，由仿真器接管每個電路的描述。混合信號仿真器的主要任務之一是同步兩種截然不同的算法，以便在轉換兩種算法時信號不會引起任何錯誤。當數字仿真器通過事件驅動時，模擬仿真器采用動態時間步長控制。創建混合信號的原理圖后，將生成分層的網表文件，并最終在配置的仿真環境中完成驗證。模擬電路模型和數字電路模型之間的巨大差異，使得數據格式設備建立統一的模型庫受到了成本、技術和制造商壁壘的限制，目前僅限于理論研究。現有的用于模擬和數字混合信號仿真模擬和數字驗證的平臺都以幀耦合的形式實現[5]。每個領先的EDA制造商都使用不同的同步機制將先前介紹的模擬電路仿真器和數字電路仿真器集成到同一個仿真環境中。為了確保兩者之間的數據交換，模型和數據存儲在一個公用數據庫中。框架管理器的進程用于管理數據庫訪問。

3 電路設計流程

3.1 模擬電路設計流程

與數字集成電路相比，模擬集成電路的系統配置和技術量之間差異較大，并且整個設計過程很大程度上取決于設計人員。在設計模擬電路時，電路參數的實現是關鍵。因此，設計人員必須精確定義模擬電路主電路和分電路的功能，同時合理控制信噪比、時序等關鍵參數范圍。由于我國目前還沒有完善的電路設計軟件，大多數電路設計工作仍需要設計人員手動完成。在設計模擬電路時，必須結合仿真結果調節相關參數，目的是提高電路系統的穩定性。若仿真結果能夠滿足要求，可以繼續進行后續設計。電路參數選擇與電路設計和仿真結果直接相關。完成設計和仿真后不能直接交付制造商，還需要創建電路幾何圖形，通過圖形語言描述電路結構，驗證的目的是確定實際設計是否與電路圖匹配。進行物理驗證時，必須根據指定的設計規則檢查電路版圖和電路設計是否匹配。模擬集成電路設計和寄生參數的選擇息息相關，即使仿真前電路設計符合要求，仿真結果也往往不能滿足要求。這種情況下需要調整參數，甚至需要調整電路基本結構。如果電路性能要求很高，還必須多次仿真測試整個電路結構，直到仿真結果符合要求才能停止仿真測試，從而有效保障電路設計的合理性。

3.2 數字電路設計流程

電子設計自動化EDA工具是設計數字電路不可缺少的工具。大多數數字電路設計都是半自動化的。系統級設計通常基于系統架構，必須將系統劃分為不同的模塊，且必須仔細設計總體時序。經常出現在系統結構設計中的框圖并不復雜，但是如果設計規模很大，則應對其行為建模，再通過仿真檢查電路設計合理性。利用硬件描述語言，如Verilog、VHDL處理電路模塊的過程屬于RTL抽象層次設計。為了識別代碼可以合成，必須在電路設計中考慮硬件的可行性。設計和仿真可以確保RTL描述功能不存在時序和邏輯問題，將門延遲添加到RTL電平仿真中實現門級仿真。具體含義是參考集成電路的布局，并再次仿真電路中的延遲信息，根據約束文件中的限制事項，將在RTL級別描述的代碼映射到在門級別的網表（稱為合成）。只有在約束文件中記錄正確的芯片工況和設計標準，才能得到合成結果。合成時，依據連線負載模型求得標準單位延遲。完成上述步驟后，可以在門級網表上進行自動布線，即在滿足目標函數的前提下將模塊合理分布于芯片上，目的是輕松將邏輯設計轉換為物理設計。布局和布線時有必要使芯片的面積盡可能小，同時縮短布線的總長度，以確保最佳的電氣性能。

3.3 數字模擬混合電路設計流程

在設計數字模擬混合電路時，有其對應的電路仿真和物理設計的獨立流程，如圖2所示，

圖2 數字模擬混合集成電路設計流程

3.3.1 數字模擬混合電路仿真

根據電路設計抽象層次的不同，數字模擬混合電路仿真必須能夠在整個設計過程中仿真所有抽象層次的電路結構。如提到的數字集成電路、模擬集成電路的設計流程，數字電路已經在系統級、RTL級、門級和開關晶體管級實現了仿真。但是，由于模擬集成電路設計技術相對落后，所用設計工具有待提升性能，設計的模擬電路系統兼容性遠不如數字集成電路。模擬集成電路設計仿真基本上是在電路基本元素抽象層次上進行的。當前，數字模擬混合電路仿真方案是在各個抽象層次上分別仿真數字電路和模擬電路，通過同步信號轉換機制，綜合兩種電路的仿真結果。數字模擬混合電路仿真效率和結果準確度由模擬電路仿真決定。

3.3.2 數字模擬混合電路物理設計

模擬電路設計需要較多的人工設計，而數字電路布局實現了全自動化。因此，數字模擬混合集成電路的物理設計應該將模擬電路布局用于數字電路模塊，提取其中的物理信息，以便用于數字電路設計。通過電路設計自動化工具，可以在布局、布線過程中精確布局模擬電路模塊。最后，根據數字電路的后端處理，完成整個數模混合電路布局設計和物理驗證，使數字模擬混合電路設計與物理實現吻合。在設計數模混合電路物理結構時，可以采用以下方法設計模擬電路模塊布局。模擬電路模塊往往位于數字模擬混合芯片邊角，布局應盡量接近I/O引腳，目的是使布線最短。如果模擬電路模塊產生大量噪聲，則應對其進行隔離處理，布局時運用多層保護環。在布局電路模塊時，要盡量遠離芯片上的其他敏感電路。如果模擬模塊是相對敏感的電路，則應使其遠離其他噪聲源。對于功耗較高的模擬電路模塊，應該將其布局在電源附近，避免多邊形或標準單位區域狹長，否則會降低芯片布通率。

4 數字模擬控制芯片電路設計

4.1 微波爐控制芯片電路結構

微波爐控制芯片電路結構如圖3所示。

圖3 微波爐控制芯片結構

該控制芯片電路通過混合使用數字集成電路和模擬集成電路的方式實現。數字電路部分包括控制何分頻兩大模塊。模擬電路部分包括上電復位模塊和RC振蕩模塊。RC振蕩電路與外部網絡共同形成振蕩信號，為芯片提供系統時鐘。上電復位模塊用于監控RC振蕩模塊，并根據監控反饋結果發送或釋放復位信號。芯片通過分頻系統時鐘和按鍵輸入控制邏輯電路，實現RC網絡連接控制和繼電器加熱電路定時功能。

4.2 微波爐控制芯片電路圖

微波爐控制芯片電路如圖4所示。

圖4 微波爐芯片電路

該芯片電路能夠控制繼電器加熱電路時序，通過調整外部RC網絡控制微波爐的運行時間。控制芯片的電源由220 V市電經過分壓、整形、濾波后提供。

4.3 微波爐控制芯片數字電路自動化設計

微波爐控制芯片的數字模塊由分頻和控制模塊組成，因此整個數字部分主要分為兩個數據通道。分頻功能模塊由分頻器電路、3分頻器和5分頻電路組成。因此，模塊對RC振蕩電路時鐘信號進行分頻，再利用組合電路輸出CTRL信號。CTRL信號以高電平“1”開啟運行，延遲30 s降低到低電平“0”。控制功能模塊由兩個數據通道組成，數據通道由串聯的觸發器何組合電路構成。觸發器以分頻RC作為采樣時鐘，分頻次數和按鍵靈敏度直接相關。

5 結 論

隨著微電子技術的不斷進步，集成電路設計中的器件結構尺寸越來越小，改進數字模擬混合信號集成電路設計技術將帶來新的增長空間。通過研究數字模擬混合信號集成電路設計技術，可以為數字模擬混合集成電路的自動設計技術和集成設計方法的研究提供參考，從而促進我國集成電路設計技術的進步。