低噪聲放大器設計

李 錚

（黃山學院 信息工程學院，安徽 黃山 245041）

0 引 言

低噪聲放大器（LNA）是射頻接收機前端主要部分，對整個接收系統有著重要影響。SoC（Systemon-a-Chip）現已成為半導體行業發展方向，隨著CMOS 工藝不斷發展，片上單個晶體管工作頻率可上升至微波甚至毫米波頻段，CMOS 工藝提供了將RF 前端基帶數字處理部分集成在單塊芯片的可能性，研究高性能的射頻集成電路模塊、降低射頻模塊和數字模塊間的干擾、提高仿真軟件的準確性、提高模塊性能等成為研究熱點。

1 電路設計模型

本文在共源共柵（cascode）負反饋的級聯結構原理基礎上，提出一個改進電路，如圖1。

該圖在CG FET柵極加偏置電路，同時在CS和CG之間加匹配電感L2，最后在輸出級加放大電路。

4個MOS管M1、M2、M3、M4共同組成共源共柵電流鏡，作為偏置電路，穩定M2輸出電流，同時M3和M4的溝道寬度相對M1、M2較小，以減小偏置電路消耗直流功耗。共源結構的M1產生的漏電流與輸入電壓成正比，共柵結構的M2為M1提供反向隔離，減小輸出到輸入的反饋，同時也減小了M1對輸出的影響，達到穩定電路的目的。L2在兩級之間，目的是使CS和CG級間匹配，以便降低損耗和噪聲，同時改善CS和CG的隔離度。

輸入端C4為隔直電容，隔離信號中的直流成分，以防影響M4的直流偏置，實際考慮時，選擇恰當的容值，使其電抗對輸入信號的影響忽略。對純實部的源阻抗來說，源級電感Ls在截止頻率時與電容C1、Cgs及L1諧振，不但可以產生一個與輸入阻抗Zin相等的實部，即信號源內阻RS，而且還可以調諧去掉柵電容，余下的電容可由柵電感L1調諧。實際可調節C1與L1來實現50歐姆輸入阻抗的匹配。

圖1 改進的LNA電路

偏置電路部分，調節L3、C3實現諧振，以保證M2輸出大的增益，調節R2、C2來提供適合的M3偏置，起限流作用，根據經驗可設為1 KΩ 數量級。電阻R1取值應足夠大，以便減小偏置電路的噪聲電流。

輸出端和輸入端類似，加入M5放大電路以便提高輸出信號增益，L4、C5為M5提供偏置，可調節L4和C5實現輸出端的阻抗匹配。

輸入端的源級負反饋小信號等效電路如圖2所示。

圖2 輸入端小信號等效電路

圖中Rg是晶體管M1的柵極寄生電阻；Cgs是其柵源寄生電容。

LNA的設計流程主要參考ThomasH.Lee在給定的功耗下選擇晶體管尺寸的方法[1]，以得到最佳的噪聲指數表現。

1.1 輸入阻抗

根據等效電路，若忽略柵漏電容Cgd，由于多指結構使得Rg很小（可忽略），該共源共柵源極去耦低噪放輸入阻抗為

考慮輸入阻抗匹配，Z滿足虛部為零，實部等于50 歐姆，即實部為虛部為s(LS+L1)+對應的輸入阻抗變為

1.2 柵寬

功耗約束下最優器件柵寬為[2]

參數c為柵噪聲電流與漏極噪聲電流的相關系數，長溝道理論值為-j0.395；參數γ在VDS等于零時的值為1，在長溝道器件中飽和時為2/3，在短溝道NMOS中，飽和時的典型值為2～3；參數d為柵噪聲系數，在長溝道器件中取4/3，短溝道器件中取4～6。假設在短溝道模型中取d/γ=2，d和g隨熱流子效應變化很小，因此近似認為Q值沒有變化，仿真結果取4.5相對精確。

本文信號頻率采用2.4GHz；L為源漏極間溝道長度，取0.18mm；COX為絕緣層單位面積電容，Q取0.0085F/m2；Rs為輸入阻抗，取50 Ω 。得出M1寬度

所以取M1=M2=M3=M4=M5＝289 μm 。

1.3 輸入電路

諧振時，有ω0（LS+L1）=1/[ω0（Cgs+C1）]，由于可以用C1和L1去調節輸入阻抗匹配，提前預設L1和C1的值是合理的，因此先設定L1＝1nH，C1＝1pF 則有LS≈2.39nH。

Zin=因此gm≈6.28×10-3S，

由gm=ωTCgs，得到ωT=20.9×109Hz。

1.4 L3C3諧振網絡

1.5 輸出匹配電路

輸出阻抗也同樣與輸出阻抗匹配，實部為50 Ω，虛部為0 Ω。

2 仿真結果及分析

2.1 仿真結果

仿真結果如果圖3-圖5所示。

圖3 噪聲系數曲線

圖4 S11

圖5 電壓增益曲線

測得參數如表1所示。

表1 仿真后測得的各項性能指標

2.2 對理論參數和曲線參數的分析

1.由于參數彼此聯系，且設置受到多種因素的制約，同時計算過程不斷忽略寄生因素，所得理論并不精確。在理論分析不夠完善，計算不夠精確的情況下，可以采用反復調整參數的辦法找到最優值。這種參數調整的原則是不能改變元器件固有結構參數且電路參數滿足公式約束，調整的結果應是參數最優組合，因此仿真對參數的選取有極強的指導意義。本文對電路不同單元分別選取單位參量作為基本參量初始值來計算相關參量再進行仿真。

2.從仿真結果看，噪聲系數和電壓增益中心頻率為2.3GHz，并不在2.4GHz，說明電路存在失諧。主要原因是L3、C3諧振網絡對中心頻率影響非常大，由于模型中完全忽略了M2柵源電容和漏端寄生電容，以及引線與襯底的接觸電容等，使得電路實際容性增加，導致頻率降低，造成中心頻率下降。因此，實際設定電容值應適當減小，取4.2pF 時，發現頻點重新回到2.4GHz。

3.不涉及R2、C2和R1、R3的計算值。R2、C2與M3組成電流鏡共同為M2輸入端口提供偏置，由于引入R2、C2的目的是限制M3電流，它們本身不會對M1、M2造成任何影響，按照經驗給出大致范圍即可，限于篇幅，上圖并未給出它們的取值。R1、R3與M4組成電流鏡共同為M1輸入端口提供偏置，這里R1取值較大，目的是減小整個偏置電路給CS帶來的噪聲。