微納衛星載荷平臺一體化數據處理系統設計

王文川，趙笙罡，崔 陽，周文妹，梁 廣

(中國科學院微小衛星創新研究院,上海 201210)

0 引言

隨著技術的發展和需求的推動，遙感微納衛星以質量輕、體積小、開發周期短、功能密度高等優勢，在環境監測、地理測繪、海洋監視等領域展現出良好的應用前景[1-2]。目前，遙感衛星研制向更高使用效能方向轉型。衛星性能提升以及增大載荷規模的需求越來越迫切。

傳統研制模式中，平臺與載荷多采用分布式設計，在軌微振動以及在軌光、機、熱等專業仿真分析方面耦合程度不高。由于衛星姿態測量數據和成像載荷實際姿態運動存在的誤差，對載荷成像質量等有一定的影響。針對以上問題，近年來國內外各類遙感衛星的研制中，不同程度地采用了一體化設計的方法，將平臺與載荷需要在總體、機械、電子、熱學等方面統籌設計[3]。本文在一體化數據處理流程研究的基礎上，結合項目研究的需求，設計了一種高速數據處理系統，以實現多種數據的接收、處理等，可用于載荷平臺一體化研究。

1 總體設計

衛星載荷平臺一體化數據處理平臺由振動測量模塊、衛星綜合電子模塊、衛星光學載荷和高速數據處理系統等組成。各模塊之間通過CAN、RS-422等接口進行數據交互。其中:光學載荷模塊向數據處理模塊提供載荷圖像數據；綜合電子單元向數據處理模塊提供全球導航衛星系統(global navigation satellite system,GNSS)數據和姿態控制數據；振動測量單元向所述數據處理模塊提供微振動測量數據；高速數據處理平臺用于完成載荷圖像、姿控、振動測量等數據的接收，并將上述數據融合處理復接后,通過以太網口送至上位機[4]。

高速數據處理系統具體功能需求如下：具備CameraLink圖像數據接收和處理功能；具備全球定位系統(global positioning system,GPS)、姿控等數據異步RS-422數據接收能力；具備以太網數據收發功能；具備與其他設備CAN數據通信功能等。一體化數據處理系統功能框圖如圖1所示。

圖1中,綜合電子單元將接收到的秒脈沖(pulse per second,PPS)信號同時送至光學載荷、數據處理平臺等，保證與其他設備的時間同步性。

數據處理系統通過CAN接口與綜合電子進行數據交互，接收綜合電子的控制指令，同時發送自身工作狀態遙測信息。

2 系統詳細設計

2.1 高速信號處理器

高速信號處理器作為數據處理單元的核心，考慮接口的豐富性和高速數據并行處理需求，選用XILINX公司Zynq-7000 All Programmable SoC系列XC7Z100-2FFG900I。該SoC除豐富的邏輯資源和高速串行資源外，內部集成Dual-core ARM Cortex-A9 MPCore，主頻可以達到800 MHz處理器[5]，同時具備豐富的外設接口資源，可以滿足項目的需求。

XC7Z100的可編程邏輯(programmable logic,PL)部分完成與振動測量單元(同步串行接口)、姿控數據(異步串行接口RS-422)、圖像數據(Cameralink base模式)、PPS等數據或信號的接收，并對上述數據進行處理后按照特定幀格式送至處理器系統(pressing system,PS)部分，由ARM完成相應的數據處理，或通過以太網接口傳輸至上位機進行處理。ARM通過CAN接口與其他設備進行數據交互。

振動測量、姿控數據、地面反演和圖像數據這四種數據類型中，圖像數據的數據率較高。因此，設計中PS和PL均外接1 GB DDR3用于緩存數據。

XC7Z100的設計包括供電、時鐘、配置加載、存儲、外圍接口等。其中，ARM時鐘輸入范圍為30～60 MHz。平臺選用SiT8208系列50 MHz時鐘，輸出電平為低壓晶體管-晶體管邏輯(lovo voltage trandsistor-transistor logic,LVTTL)，頻率穩定度20×10-6，具備超低的相位抖動(最大1 ps)。

2.2 存儲設計

數據處理系統的存儲器主要有配置存儲器和高速緩存。配置存儲器用于程序的加載。由于XC7Z100配置文件大于16 MB，其回線串行外設接口(quad serial peripheral interface,QSPI)控制器的地址位寬為24 bit，支持以地址和數據位寬擴展方式，實現存儲空間的擴展。該設計中，采用兩片QSPI FLASH S25FL128SAGMFI00，以地址擴展方式連接。另外，外擴SD存儲器用來存儲操作系統鏡像等。

高速緩存包括PL和PS部分ARM的外部存儲，均采用2片16位DDR3 MT41K256M16TW組成1 GB存儲空間。其中，PS部分DDR3主要用于運行操作系統、應用程序和緩存高速數據，PL部分高速緩存用于載荷圖像數據存儲。MT41K256M16TW的最高工作頻率為1 866 Mbit/s，容量為512 MB，工作電壓為1.35 V。

2.3 接口設計

2.3.1 Cameralink接口

數據處理系統通過Cameralink完成對光學載荷圖像數據的接收。CameraLink采用低壓差分信號LVDS傳輸數據。其硬件結構分為三類：基礎結構(Base)、中間結構(Medium)和完全結構(Full)。數據處理平臺采用其基礎結構[6]。根據Cameralink 的硬件結構分析，在系統輸入端選用一個3 MB的MDR26連接器構建Cameralink的Base結構，即可接收相機輸出的串行數據信號。Cameralink圖像接口組成如圖2所示。

圖2 Cameralink圖像接口組成框圖

Cameralink信號分為圖像數據信號、相機控制信號、異步串行通信信號和電源信號。視頻信號部分是CameraLink的核心。圖2所示的數據處理平臺采用DS90CR288A，將4對差分數據轉換成單端LVTTL的28位數據，并送至ZYNQ的PL部分。28位數據信號包括4位視頻控制信號和24位圖像數據信號。載荷控制信號采用DS90LV047A，將LVTTL信號轉換為LVDS信號。串行通信信號通過DS90LV019進行電平轉換。

DS90CR288A工作時鐘在20～85 MHz之間，單片最高數據吞吐率為2.38 Gbit/s。光學載荷圖像最大分辨率為1 024×1 024，AD分辨率為8 bit，使用最高幀頻為25 fps。因此，最大圖像數據速率約為210 Mbit/s，CameraLink base模式可以滿足使用要求。

2.3.2 同步串行接口

對外同步串行工作時序圖如圖3所示。

圖3 同步串行工作時序圖

同步串口用于接收振動測量單元輸出的測量數據(2 Mbit/s)，由時鐘、門控和數據組成。其采用SN55LVDS32W將差分LVDS信號轉換為LVTTL信號后送至現場可編程門陣列(field programmable gate array,FPGA)引腳，完成同步串口的數據接收處理。

2.3.3 其他接口設計

數據處理系統與外圍其他設備還有RS-422和CAN接口。其中：RS-422用于姿態控制數據接收；與其他設備的信息交互采用CAN通信協議。CAN總線具有雙冗余的總線接口。

由于XC7Z100的PS部分ARM處理器集成2路具有1 Mbit/s傳輸速率、支持CAN2.0A和CAN2.0B標準的CAN控制器，因此增加CAN接口芯片即可。CAN收發器選用Philips的TJA1040T。由于PS部分MIO bank501接口輸出電平設計為1.8 V，TJA1040T接口電平為5 V，在兩者之間增加電平轉換芯片TXS0102DCUT以保證電平的匹配[7]。

RS-422接口實現采用PS端ARM處理器集成的2路UART控制器和FPGA擴展兩種方式，通過外接電平轉換SN74LVC16T245及RS-422接口芯片AM26C31QD和AM26C32QD實現[8]。

2.4 電源電路設計

數據處理系統采用12 V供電。主要器件電壓、電流需求如表1所示。

表1 主要器件電壓、電流需求表

從表1可以看出，數據處理系統使用的電壓種類較多。開關電源具有較高的轉換效率，LDO具有較高的噪聲抑制比。設計中，根據不同的功率需求，采用開關電源和低壓差線性穩壓器(low dropout regulator,LDO)相結合的方式完成平臺的供電。通過對工作電壓、輸出電壓、功率、效率等性能參數的對比，項目中采用單片四通道直流-直流轉換器(direct curient to direct current converter,DC/DC)穩壓器LTM 4644實現。該芯片主要性能參數如下：每路輸出可提供4 A電流的四通道輸出降壓型μModule穩壓器，4～14 V輸入電壓，0.6～5.5 V輸出電壓；每通道可提供4 A DC、5 A峰值輸出電流，可通過并聯提供更高的輸出電流；具有過壓、過流和過熱保護等功能，可以滿足多種工作電壓的需求。同時，外用MAX17510 LDO可實現對DDR3的供電。電源分配網絡如圖4所示。

圖4 電源分配網絡

圖4中，12 V電源輸入后，通過抗浪涌電路，并送入LTM4644，由LTM4644將12 V轉換為平臺需要1.0 V、1.5 V、1.8 V、3.3 V、5.0 V等。考慮到核電壓1.0 V工作電流較大，將LTM4644兩通道并聯以提供最大8 A的電流輸出能力，同時使用LTM4644的PGOOD和RUN引腳控制電壓的加電順序。

電源完整性對硬件性能有重要的影響，涉及電路系統中的電源和地之間的噪聲，包括供電電源軌道塌陷、地彈及電源噪聲引起的電磁干擾(electomagnetic interference,EMI)問題等[9]。因此，本設計在對各模塊供電電流作充分估計的基礎上，采取合理的印刷電路板(printed circuit board,PCB)疊層設計、電源層分割、多級電容并聯濾波等措施，保證電源完整性。

3 軟件設計

ZYNQ SOC軟件開發包括兩部分。

PL部分邏輯開發和PS部分程序開發。采用Xilinx提供的集成開發環境Xilinx Design Tools進行ZYNQ SOC開發，邏輯系統開發采用Vivado，軟件程序開發采用SDK工具[10]。

PL部分邏輯用于完成載荷圖像數據、三線制同步串口振動測量數據、RS-422接口姿控數據、PPS等數據或信號接收處理，并將上述數據融合處理后通過一定的數據幀格式統一處理后通過虛擬直接存儲器訪問(virtual direct memory access,VDMA)緩存到PS端DDR或通過先進可擴展接口(advanced extensible interface,AXI)總線送入PS部分。

ARM軟件程序包括硬件初始化程序、驅動程序及應用程序。硬件初始化程序主要涵蓋ZYNQ啟動過程中處理器時鐘的配置、啟動外設的選擇、外部存儲器DDR3控制器的配置、數據Cache和指令Cache的開啟等。驅動程序中，PS部分外設采用SDK套件依據硬件系統生成的板級支持包，自定義外設的驅動參考板級支持包的結構實現。應用程序包括外部接口(包括UART、CAN、以太網等)初始化過程，通過不同方式完成圖像、振動、姿態控制等數據的接收、處理等，可采用ARM處理器實時處理或通過以太網接口發送至其他處理單元，完成載荷圖像的反演修正。

4 結論

本文結合衛星平臺和載荷一體化技術研究需求，進行了數據處理系統設計，完成了高速信號處理器的選型、存儲、接口和電源分配網絡等設計。對平臺軟件進行了概要設計。該平臺具有豐富的對外接口，便于功能的擴展。目前，該設計已應用于載荷平臺一體化項目研究和技術驗證中，處理器性能及數據接口等各項指標滿足實際使用要求。遙感衛星平臺載荷一體化設計技術是遙感衛星總體設計的頂層系統關鍵技術，其數據處理系統為平臺載荷一體化的深入研究提供了重要的基礎平臺。