一種抑制單相電網直流偏置的新型鎖相環

辛志遠，黃曉輝

（1.中國核工業電機運行技術開發有限公司，北京 100043；2.南京赫曦電氣有限公司，江蘇南京 211100）

0 引言

隨著化石燃料等不可再生能源的減少以及人們環保意識的增強，可再生能源（如太陽能、風能等）也獲得了更加廣泛的應用和發展[1]。鎖相環（Phase-Locked Loop，PLL）是實現電網同步以及單相并網系統閉環控制的關鍵。鎖相環能否準確檢測相位角以及頻率將直接影響電能質量及其單相并網系統的可靠性[2]。

如何解決鎖相環輸入中存在的直流偏置是一個具有挑戰性的問題。直流偏置會導致所估計的基頻相位偏差和頻率振蕩[3]。直流偏置產生的方式有多種，如：電壓傳感器測量誤差[4]，A/D 信號處理環節引入[5]，以及電網故障[6]。直流偏置在逆變器電壓中產生的誤差，違反了標準IEEE 1547—2003 和IEC61727 的要求[7-8]。為了解決直流偏置帶來的不良影響，許多學者已經提出了幾種解決方案：在文獻[9]中，采用線性小信號狀態空間模型分析了直流偏置對基于常規同步參考坐標系（Synchronous Reference Frame，SRF）的鎖相環產生的影響進行了定量分析。給出了SRF-PLL 固有的帶寬與直流偏置變化的關系。隨著輸入直流偏置的增大，所提出的方案的帶寬必須相應的減小，然而這大大的影響了動態性能。文獻[10]通過延遲的方法提取了輸入信號和α 軸輸出信號之間誤差，得到一個分量，然后經過一個積分器進行處理，最后從輸入信號中減去估計出的直流分量。文獻[11]提出了一種控制同步d 軸電壓的直流偏置誤差為零的補償算法。首先利用積分器估計直流偏置誤差，然后通過調整PI 控制器來消除直流偏置。這種方法的穩態和瞬態響應良好，計算量小。但是，其硬件要求高。文獻[12]提出了一種基于二階廣義積分器（Cascade Generalized Integrators，CGI）的固定頻率的級聯型鎖相環來抑制輸入的直流偏置。第一個二階廣義積分器（Second Order Generalized Integrator，SOGI）的α 軸輸出作為第二個SOGI 塊的輸入。第二個SOGI 塊的αβ 軸輸出作為嵌入式SRF-PLL 的輸入。然而，SRF-PLL 的帶寬會影響動態響應以及其諧波抑制能力。在文獻[13]中，提出了一種改進的SOGI 鎖相環，通過在正交信號發生器（Orthogonal Signal Generator，QSG）中加入第三個積分器及其輸出來消除輸入的直流分量。它可以在不增加系統復雜性的情況下提高性能，但在實際應用中必須提供輸入信號的基頻和相序，這大大限制了其應用。

為解決上述問題，本文保留了傳統二階廣義積分器的優點，針對其不可以抑制直流分量的缺點，結合全通濾波器，提出了一種新方法。本文首先論述了SOGI 鎖相環法的基本原理，闡述了其在抑制直流偏置方面的局限性，然后提出了ESOGI（Enhanced SOGI）改進算法，并給出了實驗結果。

1 基于二階廣義積分器的傳統鎖相環

1.1 正交信號的生成

與三相電網環境不同，在單相電網環境下由于相間電壓缺失現象，無法直接通過Clark 變換構造正交向量，多數情況下借助正交信號發生器構建所需的標準正交信號ugα和ugβ。靜止的α-β 坐標系的方法主要有移相（延時）法、數字積分法、數字微分法等[14]。但由于移相（延時）法不具有抑制諧波能力，傳統的基于Hibert 變換及基于Park 變換的正交信號生成方法的結構復雜，數字化實現困難。而二階廣義積分與以上兩種方法相比，不僅具有諧波抑制能力，而且易于實現，得到學者越來越多的重視。

圖1 傳統二階廣義積分結構

根據圖1，可以得到二階廣義積分在s 域的閉環傳遞函數為：

當k=1、ω=100π 時，可得二階廣義積分器（SOGI）的波特（bode）圖（圖2）。

從圖2 的波特圖可以看出，經過D（s）處理后，輸入的50 Hz 的交流信號會產生90°的滯后相移，且其幅值不會產生改變，但是對于直流分量無衰減作用；而Q（s）具有帶通濾波特性，在50 Hz 諧振處信號幅值不變，并且對低頻分量與高頻分量的信號具都有衰減作用。

圖2 基于SOGI 的正交信號生成波特圖

1.2 單相鎖相環原理

基于同步參考幀的鎖相環如圖3 所示。uα和uβ為通過坐標變換產生的兩個正交信號，可以描述為:

圖3 基于同步參考幀的單相鎖相環結構示意

其中，Um為電網電壓的幅值，θ 為電網的相位。θ 可以表示為θ=ωgt+φ，其中ωg和φ 分別為電網電壓的初始角頻率和相位。

Park 變換（αβ→dq）可以定義為：

圖3 中，ωff為前饋電網角頻率，在本文中通過賦值使其等于電網角頻率，即100π rad/s（50 Hz）。假設相位角和頻率估計正確，傳統單相鎖相環的輸出正是電網電壓的基波分量。但是實際電網中存在的直流分量，相位突變以及諧波分量往往對鎖相環產生不良影響。其中，由于直流分量的低頻性，往往更難得到有效抑制。

1.3 直流偏移的影響

直流偏移存在于輸入信號中，可能是由于系統臨時故障測量以及轉換過程的結構和限制而產生的。輸入信號中存在直流偏置分量，可能導致鎖相環估計的相位和頻率的基頻產生誤差。

由圖2 可知，在二階廣義積分器中D（s）具有帶通作用可以消除輸入信號中的低頻和高頻分量，然而Q（s）具有低通作用，無法消除輸入信號中的直流分量。因此，當輸入電壓包含直流分量時，α 軸和β 軸電壓可以表示為：

其中，Udc代表輸入電壓中包含的直流分量。通過同步參考系變化，d 軸和q 軸電壓可以表示為：

d 軸和q 軸電壓通過化簡可以表示為：

從式（10）和式（11）可知，當相位誤差足夠小的時候，同步d軸電壓和同步q 軸電壓具有相同的頻率分量。從圖3 可知，q 軸電壓作為SRF-PLL 的輸入，q 軸電壓的畸變導致鎖相環系統中電網相位和電網頻率的畸變。本文將直流偏置抑制作為主要目標，以減小估計的電網相位和電網頻率的畸變。

2 改進型單相鎖相環

為避免電網電流直流分量對諧波電流檢測的影響，必須對單相電網電流的直流分量進行抑制。圖4 為增強型二階廣義積分器的結構圖，該結構在二階廣義積分的基礎上，增添了一個全通濾波環節，以達到濾除直流分量的目的。

圖4 中，ugα、ugβ與輸入ug的關系可由式（1）與式（2）表示，而去除直流分量后的輸出信號ug0與輸入信號ug的關系可表示為:

根據式（10），取k=1，當ω=100π 時，可得到波特圖（圖5）。

由圖2 的波特圖可知，D（s）對信號的帶通作用，對直流分量有天然的濾除作用，而正交分量ugβ需濾除其直流分量。由圖5 可知，改進后的A（s）既能滿足對信號產生相位差90°的要求，又具有帶通作用，可以濾除直流分量。

圖4 增強二階廣義積分結構

傳遞函數中k的取值不同，傳遞函數的帶寬也會發生變化。如果k 值增大，傳遞函數的濾波效果會更好，但對動態響應的時間也會隨之增加。從而選擇合理的k 值濾波效果和動態響應時間這兩個因素之間的權衡，在本文取中k=1。

圖5 基于增強型SOGI 的正交信號生成波特圖

3 SOGI 的離散化

為了方便數字控制，需要實現傳遞函數的離散化。以式（1）和式（2）為例，選擇雙線性變換方法進行離散化，因為前向歐拉法和后向歐拉法在50 Hz 下無法提供準確的90°相位差。

其中，T 是采樣時間，k 是阻尼系數。經過化簡可得D（n）：

其中，x 和y 為系統的輸入和輸出信號，n-1 和n-2 分別表示前一時刻和前兩時刻的采樣結果。參數a0、a1和b0可以寫為：

同理，Q（n）可以表示為：

4 實驗驗證

本節研究在DSP（Digital Signal Processing，數字信號處理）環境下進行，對SOGI-PLL 和ESOGI-PLL 的性能進行了有效評估。在整個仿真過程中，采樣頻率固定在20 kHz，電網頻率設置為50 Hz。本文設計了3 個測試實驗。

實驗l：電網電壓相位跳變+90°。

實驗2：電網電壓含有20 V 的直流分量。

實驗3：電網電壓含有10%諧波分量。

霍爾電壓傳感器測量單相電網電壓，然后通過內部ADC（Analog-to-Digital Converter，模數轉換器）將檢測到的模擬信號發送給DSP。經過DSP 處理后，通過DAC（Digital-to-Analog Converter，數模轉換器）模塊輸出實驗結果。

圖6 展示了在實驗1 所模擬的條件下，SOGI-PLL 和ESOGI-PLL 的實驗波形對比。在開關點時刻，輸入電壓發生10%直流偏移的變化。由于輸入信號添加直流偏置，這導致在SOGI-PLL 輸出的uβ包含直流偏置信號。此時鎖相環輸出的追蹤信號也將產生誤差。在輸入信號含有相同直流偏置條件下，ESOGI 的實驗波形見圖6b）。然而，由ESOGI 生成的ugα和ugβ為無偏置的正弦波和余弦波，表明輸入直流偏置已被ESOGI 結構消除。

圖7 展示了實驗2 所模擬的條件下，SOGI-PLL 和ESOGI-PLL 的實驗對比結果。圖中可以清楚地看到，當電網電壓ug在開關點處發生突變時（相位跳變45°），ESOGI-PLL 完成鎖相的穩定時間遠小于SOGI-PLL。SOGIPLL 大約需要15 ms（圖7a）中的t1），而ESOGI-PLL 只需要7 ms（圖7b）中的t2）。從以上實驗結果可以看出，ESOGI-PLL 的動態響應時間比SOGI-PLL 短得多。因此，ESOGI-PLL 能夠更快地完成相位的追蹤。

圖8 為實驗3 所模擬的條件下SOGI-PLL 與ESOGIPLL 的實驗對比結果。從開關點開始，輸入電壓受到諧波分量的污染，總諧波失真（Total Harmonic Distortion，THD）為10%。可以看出，SOGI-PLL 和所提出的ESOGIPLL 都具有抑制諧波分量的能力，而改進后的SOGI 能保持低通濾波特性和帶通濾波特性，所以足以消除直流偏置以及電網電壓諧波的不利影響。

由以上實驗結果可以看出，即使是相角跳變、直流偏置或諧波分量，它們對ESOGI-PLL 輸出結果的影響也很小。

圖6 電網電壓包含直流分量時的實驗結果

圖7 電網電壓發生相角跳變時的實驗結果

圖8 電網電壓包含諧波時的實驗結果

5 結論

針對傳統的鎖相環無法消除輸入端直流電壓偏移的現狀，本文提出了一種基于SOGI 和全通濾波器的單相鎖相環。首先分析了傳統鎖相環以及改進型鎖相環的傳遞函數，揭示了直流偏置產生影響的機理。然后，在電網電壓發生畸變的條件下，進行了實驗驗證和比較。可以得出結論，即使在直流偏置、相位突變以及諧波分量影響的情況下，ESOGI-PLL 也能夠很好的鎖定電網相位。此外，由于結構簡單，所提出的ESOGI-PLL 可以很容易地在微控制器中實現。