一種數(shù)字HART調(diào)制解調(diào)芯片的設(shè)計(jì)

周鵬

（浙江省北大信息高等研究院 浙江省杭州市 311215）

1 引言

高速可尋址遠(yuǎn)程傳感器數(shù)據(jù)通路(Highway Addressable Remote Transducer, 簡稱HART)協(xié)議是一種為工業(yè)控制現(xiàn)場智能化儀表與控制系統(tǒng)間的數(shù)據(jù)傳輸提供支持的協(xié)議，廣泛應(yīng)用于壓力、溫度、物位、流量、密度及分析智能儀表等領(lǐng)域，為采集現(xiàn)場設(shè)備的數(shù)據(jù)并對(duì)其進(jìn)行控制提供便利。目前HART通訊主要通過專用的調(diào)制解調(diào)芯片和單片機(jī)的UART口來實(shí)現(xiàn)，HART調(diào)制解調(diào)芯片市場上常見如HT2012、A5191等，這些芯片可以完整地實(shí)現(xiàn)HART協(xié)議規(guī)定的物理層要求。為了簡化系統(tǒng)方案和節(jié)約成本，本文主要設(shè)計(jì)了一款符合HART協(xié)議的全數(shù)字調(diào)制解調(diào)模塊，并將其與一個(gè)UART共同集成在微控制器芯片中。

本文主要內(nèi)容組織如下，第一節(jié)主要介紹HART的載波調(diào)制方式及整個(gè)調(diào)制解調(diào)器框圖。第二節(jié)主要介紹時(shí)鐘門控的方法來進(jìn)行調(diào)制，并對(duì)其調(diào)制特性進(jìn)行了分析。第三節(jié)主要介紹HART解調(diào)相關(guān)部分，重點(diǎn)介紹HART解調(diào)的濾波機(jī)制。第四節(jié)給出了仿真和測試的詳細(xì)結(jié)果。第5節(jié)給出總結(jié)。仿真和測試的結(jié)果表明該數(shù)字HART調(diào)制解調(diào)方案基本性能達(dá)到設(shè)計(jì)預(yù)期。

2 HART載波調(diào)制方式

HART物理層[1]規(guī)定HART通訊是采用波特率是1200bps的相位連續(xù)頻移鍵控技術(shù)，編碼方式采用BELL-202編碼，二進(jìn)制碼1用1200Hz的載波進(jìn)行調(diào)制，二進(jìn)制碼0用2200Hz的載波調(diào)制，在二進(jìn)制碼跳轉(zhuǎn)時(shí)需要保證相位連續(xù)。下式為HART調(diào)制波形的表達(dá)式：

其中：v0為振幅，θ0為初始相位，θt為相位隨時(shí)間的變化，T為位時(shí)間（等于1/1200秒），Bn為UART過來的二進(jìn)制數(shù)字信號(hào)，當(dāng)二進(jìn)制信號(hào)為0時(shí)，Bn取值為1，當(dāng)二進(jìn)制信號(hào)為1時(shí)，Bn取值為0，t的時(shí)間在nT到(n+1)T之間。

模擬FSK調(diào)制信號(hào)和數(shù)字FSK調(diào)制的信號(hào)波形圖如圖1所示。

圖1

HART調(diào)制解調(diào)芯片的主要功能是將微控制器發(fā)送過來的二進(jìn)制代碼調(diào)制成1200bps的連續(xù)相位FSK信號(hào)，同時(shí)將接收到的FSK信號(hào)重新解調(diào)為二進(jìn)制的代碼。圖2為數(shù)字調(diào)制解調(diào)器的框圖。

圖2

其中：時(shí)鐘生成邏輯是根據(jù)系統(tǒng)時(shí)鐘生成調(diào)制解調(diào)所需要的時(shí)鐘。調(diào)制解調(diào)模塊則是完成UART和HART物理層數(shù)據(jù)的相互轉(zhuǎn)換。本文主要介紹調(diào)制和解調(diào)邏輯。

3 調(diào)制邏輯

在設(shè)計(jì)中通常采用直接數(shù)字頻率合成器來實(shí)現(xiàn)CPFSK調(diào)制，雖然DDS具有頻率分辨率高、頻率轉(zhuǎn)換速度快、相位變化連續(xù)、頻率穩(wěn)定度高等優(yōu)點(diǎn)；但是DDS數(shù)字結(jié)構(gòu)也具有相位溢出雜散、幅值截?cái)嚯s散和相位截?cái)嚯s散[2]，同時(shí)DDS的轉(zhuǎn)換速度也受到波形存儲(chǔ)器的限制，只能工作在一定的頻率范圍內(nèi)。

為了解決常用DDS的缺陷，本模塊采用時(shí)鐘門控的方法來對(duì)微控制器內(nèi)部UART發(fā)送的信號(hào)進(jìn)行調(diào)制。由于本模塊被集成在微控制器的系統(tǒng)之中，因此可以通過系統(tǒng)時(shí)鐘來生成發(fā)送時(shí)鐘。通過一個(gè)6分頻邏輯和一個(gè)11分頻邏輯，獲得6分頻的使能信號(hào)Fen0和11分頻的使能信號(hào)Fen1。 每一個(gè)使能信號(hào)都只有一個(gè)FCLK周期。當(dāng)微控制系統(tǒng)內(nèi)集成的UART需要發(fā)送數(shù)據(jù)時(shí)，根據(jù)發(fā)送數(shù)據(jù)TXD的值選擇12位計(jì)數(shù)器的使能信號(hào)。0選擇6分頻的使能信號(hào)，而1選擇11分頻的使能信號(hào)。12位計(jì)數(shù)器確保FCLK在11分頻以后可以輸出1200Hz的信號(hào)。圖3為數(shù)字發(fā)送模塊的框圖。

圖3

根據(jù)設(shè)計(jì)原理，由于整個(gè)模塊都采用同步時(shí)鐘設(shè)計(jì)，不存在相位溢出雜散和幅度截?cái)嚯s散。但是由于TXD信號(hào)接收的不確定性，有可能導(dǎo)致相位變化不連續(xù)。當(dāng)TXD從0變化到1時(shí)或者從1變化到0時(shí)，12位計(jì)數(shù)器的計(jì)數(shù)使能信號(hào)可能立即有效，也可能需要等待6個(gè)時(shí)鐘分頻或者11個(gè)時(shí)鐘分頻以后才有效。這就導(dǎo)致相位誤差的存在， 假設(shè)系統(tǒng)時(shí)鐘工作在8MHz, 為了獲得1200bps的波特率輸出，需要將12位計(jì)數(shù)器配置為606，此時(shí)相位誤差為：2/606*360=1.2 degree。

表1

4 解調(diào)器

目前常見的對(duì)于HART解調(diào)的方法都需要復(fù)雜的濾波電路，本文提出一種均值濾波的方法對(duì)解調(diào)時(shí)產(chǎn)生的中間頻率信號(hào)進(jìn)行濾波。圖4是實(shí)現(xiàn)解調(diào)電路的原理框圖。

圖4

圖4中，需要將微控制器的系統(tǒng)時(shí)鐘通過12位分頻電路，確保能夠輸出38.4KHz的時(shí)鐘使能信號(hào)。8位計(jì)數(shù)器用于檢測接收調(diào)制信號(hào)的高低電平，該計(jì)數(shù)器在檢測到跳變沿時(shí)自動(dòng)清零。為了解決系統(tǒng)資源，對(duì)計(jì)數(shù)器的計(jì)數(shù)結(jié)果進(jìn)行了8位轉(zhuǎn)5位的編碼，由于8位計(jì)數(shù)器的計(jì)數(shù)結(jié)果對(duì)應(yīng)著接收電平的寬度，編碼的大小也從客觀上表現(xiàn)接收電平的寬度。編碼表格如表1所示。

對(duì)編碼的結(jié)果進(jìn)行鎖存，并逐步移位到32個(gè)5位的寄存器組中。通常的實(shí)現(xiàn)方法可以將該32個(gè)寄存器作為抽頭，通過選取恰當(dāng)?shù)某轭^系數(shù)，然后進(jìn)行乘加操作，根據(jù)乘加的結(jié)果判斷解調(diào)信號(hào)何時(shí)跳變。這種方法需要大量的乘加操作，比較耗費(fèi)資源。本文提出一種平均值濾波的算法，由于每次移位操作時(shí)只有兩個(gè)數(shù)字會(huì)變化，最后一個(gè)寄存器組的值被移出，新的編碼結(jié)果被移入，其他的數(shù)值只是移位，如果按照抽頭系數(shù)完全相同，那么當(dāng)前所有寄存器組的求值和與前一次寄存器組的求值和之差就是當(dāng)前鎖存進(jìn)入的編碼值與最后一個(gè)移位寄存器之差。通過累加這個(gè)結(jié)果同時(shí)與固定的判定值進(jìn)行比較，可以獲得較為理想的解調(diào)信號(hào)。

經(jīng)過大量仿真，該方案在通過解調(diào)后的抖動(dòng)時(shí)間(1/1200s)的12%。

5 測試

采用ALTERA公司的CYCLONE III EP3C120 FPGA芯片驗(yàn)證待測系統(tǒng)，通過泰克TDS2014示波器檢測HART發(fā)送的信號(hào)和HART解調(diào)后的串口數(shù)據(jù)。實(shí)驗(yàn)結(jié)果表明UART輸出的數(shù)據(jù)經(jīng)過HART的調(diào)制解調(diào)以后能夠被正常接收。通過不同接收數(shù)據(jù)的分析，HART解調(diào)后的信號(hào)抖動(dòng)時(shí)間可以滿足在(1/1200s)的以內(nèi)，基本達(dá)到市面上現(xiàn)有芯片的標(biāo)準(zhǔn)[3]。

6 總結(jié)

本文通過采用時(shí)鐘使能的方法實(shí)現(xiàn)了HART協(xié)議的數(shù)字調(diào)制，有效改善了采用傳統(tǒng)DDS技術(shù)引起的雜散性能，同時(shí)采用均值濾波的算法對(duì)接收到的調(diào)制信號(hào)進(jìn)行解調(diào)，減小了傳統(tǒng)方法所需要耗費(fèi)的大量乘加操作資源。實(shí)驗(yàn)測試結(jié)果表明，這種方法實(shí)現(xiàn)的HART數(shù)字調(diào)制解調(diào)芯片具有良好的性能，可以結(jié)合外部濾波及整形電路，應(yīng)用到復(fù)雜的工業(yè)控制環(huán)境中去。