一種具有方筒型柵和浮柵的可編程靜電場效應晶體管

尚經國，劉 溪，劉傳家

（沈陽工業大學信息科學與工程學院，沈陽110870）

1 引言

自金屬氧化物半導體場效應晶體管（MOSFET）問世以來，便被作為柵控器件，以其靜態工作電流小、開關速度快以及面積小、便于集成等特點，廣泛應用于生產生活的方方面面。由于摩爾定律的存在，集成電路的集成度己由最初的幾千門增長到了數十億門的規模，隨之也對MOSFET提出了越來越高的要求[1]。目前對MOSFET的主流研究集中在兩方面，一方面是提高集成度，令MOSFET等比例縮小。但隨著特征尺寸進入納米級，短溝道效應變得不可忽視，摻雜工藝的難度也在提高。為了降低短溝道效應，可采用多柵結構提高柵控能力[2-4]；工藝上以肖特基勢壘代替MOSFET的PN結勢壘，很大程度上避開了摻雜高濃度PN結勢壘的難題[5]。另一方面是提高MOSFET的性能。由于MOSFET采用漂移擴散物理機制，主要電流為熱激發電流，亞閾值擺幅在室溫下的降幅存在極限。隧穿場效應晶體管（TFET）以隧穿效應作為導通機理，利用的是量子力學效應而非傳統熱力學注入，其獲得的亞閾值擺幅明顯突破了傳統MOSFET晶體管的極限[6]。在結構中引入輔助柵和浮柵的設計，更能進一步提高器件性能，不僅能更好地抑制反向漏電流，還可通過設置不同極性的電壓形成不同的導通類型，顯著提高了器件的兼容性[7-10]。

2 器件結構及工作機理

2.1 結構與參數設計

如圖1所示，是所設計的新型可編程靜電場效應晶體管在Silvaco TCAD軟件中生成的俯視截面圖。圖中明顯可見兩側由二氧化鉿為介質材料的浮柵結構與上下由普通硅介質圍成的方筒型柵結構。

圖1 器件結構俯視圖

沿圖1中切線A截出的主視圖如圖2所示，關鍵參數已在其中標注。由截面圖可見，該器件結構包括硅體圍柵和用于對浮柵充電的方筒型柵。圍柵包裹住源漏極和硅體，控制硅體的四個側面；方筒型柵控制硅體的中心位置。源漏極對稱分布，因此具有可互換性。

圖2 器件結構主視圖及關鍵參數標注

沿圖1中切線B截出的側視圖如圖3所示，關鍵參數已在其中標注。其中，Wfg是浮柵的寬度；W是硅體的寬度；hfg是浮柵高度；Lfg是浮柵的長度；WSD是源漏極的寬度；L是硅體長度；h是硅體高度；tHfO2則是HfO2絕緣層的厚度。

圖3 器件結構側視圖及關鍵參數標注

各參數的詳細仿真數值如表1所示。

表1 參數數值

2.2 器件工作機理

在該設計中，源級和漏極采用金屬結構，與硅體形成肖特基勢壘，通過帶帶隧穿效率使載流子形成導通電流。通過方筒型柵極給浮柵充入電荷，依靠浮柵內的電荷控制硅體內部導帶和價帶的彎曲來形成遂穿電流。

以N型為例，當柵極為負電壓且電壓較大時，浮柵被充入正電荷；當柵極和浮柵都為正向偏置時，由源區的帶帶隧穿產生主要的電子空穴對，硅體受正電荷影響，能帶向下彎曲，源極價帶中的電子將會發生隧穿來到導帶，通過導帶流入柵極，形成導通電流。此時電子從源極到漏極沒有形成勢壘。若柵極為反偏，浮柵保持正偏不變，則電子空穴對主要由漏區帶帶隧穿產生；電子流向漏極，但正偏的浮柵極會對空穴形成一個潛在的勢壘，從而有效地阻止空穴從漏極向源極的流動，漏電流因此大為減小。

3 仿真與分析

采用仿真軟件Silvaco TCAD對所設計器件結構進行仿真。考慮到器件的特點，調用的仿真分析模型 包 括consrh、boltzman、band gap narrowing、auger以及bbt.std等。

仿真首先得到不同浮柵電壓條件下的柵極電壓與漏極電流的轉移特性曲線，如圖4中各圖所示。

圖4 仿真所得不同條件下的轉移特性曲線

如圖4(a)展示的是在漏極外加固定電壓0.2V且源極接地（Vs=0V）時，以浮柵電荷量qfgate為參數的Vgs-Idrain轉移特性曲線。由曲線可知，柵電極Vgs作為開關控制著整體器件的開啟與關斷，通過改變浮柵電荷量的正與負,可直接改變器件操作類型（NMOSFET或P-MOSFET）。

由圖4(b)可以看出，當浮柵電荷量為正值時，整體器件可作為N-MOSFET使用。當qfgate為定值時，隨著Vgs正向增大，圍柵對溝道的柵控作用增強，溝道內的電子不斷的聚集并從源極不斷流向漏極，使漏極電流逐漸增大。當Vgs固定在某一個負向電壓時，隨著浮柵電荷量的減小，浮柵對溝道水平部分的柵控能力減弱，使漏極電流逐漸減弱；當Vgs固定在某個正向電壓時，浮柵電荷降至1.92×10-18C時，浮柵影響減弱，硅體內能帶彎曲程度降低小，隧穿幾率隨之降低。隧穿電流的減少導致正向導通電流也隨之降低。

由圖4(c)可以看出，當浮柵電荷量為負值時，器件被轉換為P-MOSFET工作模式，當qfgate為定值時，隨著Vgs反向增大，圍柵對溝道的柵控作用增強，溝道內的空穴不斷的聚集并不斷從漏極流向源極，漏極電流隨之增大；當Vgs固定在某一個正向電壓時，隨著浮柵電荷量的減小，浮柵對溝道水平部分的柵控能力減弱，使漏極電流逐漸減小。當Vgs固定在某個反向電壓時，浮柵電荷降至-1.92×10-18C時，浮柵影響減弱，硅體內能帶彎曲程度降低小，隧穿幾率隨之降低，隧穿電流的減少導致正向導通電流也隨之降低。

再對所設計器件的充電電荷時間進行仿真，得到的結果如圖5所示。

圖5 浮柵充入電荷量與時間關系仿真曲線

在仿真中，預設金屬柵極電壓為-1.4V，方筒型柵極會對浮柵充正電荷。得到的浮柵電荷分別為1.92×10-8C，3.2×10-18C,4.8×10-18C,9.6×10-18C所對應的時間點。由圖5曲線可以看到，當浮柵內部存入正電荷后會使充入等間距差值電荷所用的時間變長，符合理論的預期。

4 結束語

改進后的具有方筒型柵和控浮柵的可編程式靜電場效應晶體管，通過方筒柵極給浮柵充電，可以在工作狀態下減少一個電極，降低了功耗。浮柵電荷性質的不同可以實現不同的類型的MOSFET的切換，并且能夠降低反向漏電流，大大改善器件性能。高勢壘肖特基接觸也會降低熱激發電流，提高隧穿電流的比例，進而降低亞閾值擺幅，提高開關電流比，都使得本設計的新型FET結構具有巨大的技術價值和廣闊的應用前景。