淺議PCB設計中的注意事項

王毅

摘要：PCB設計水平直接決定了電子成品的最終質量，因此應當高度重視設計工作中的注意事項。本文重點分析了PCB設計中元器件布局與布線方面的設計技術要點，以期對實際PCB設計工作具備一定的指導作用。

關鍵詞：PCB;PCB設計;元器件布局

PCB，即印制電路板，是承載電子元器件、實現電子元件與器件連接的重要載體，PCB的設計水平是影響電子成品質量的決定性因素。因此，在進行PCB設計時，應當熟練掌握PCB在設計環節的技術重點與難點，優化PCB的設計方法與技巧，從而有效提升PCB的設計與制作水平。

一、元器件布局

元器件布局就是指將所需的電子元件與器件合理的布置于PCB的布線區域之中的過程。元器件布局是否科學合理，不僅會直接影響到后續布線環節，還會影響到整個PCB的綜合性能。因此進行元器件布局時，應當在保證PCB性能的基礎上，盡量將電子元器件整齊、緊湊地布置在PCB的布線區域，從而實現縮減電子元器件之間不必要的連接的目的。

1.1保證PCB的性能

1）保證信號傳輸通暢

應參照電路設計流程，合理布置各功能單元，使整體電路布局更加利于信號的傳輸，保證輸入與輸出信號、高電平與低電平之間盡量不形成交叉，從而盡可能地縮短信號傳輸路徑。

2）防止干擾

在布置電子元器件時，應當根據電子元器件的電壓大小、電路類型、傳輸速度大小、電流強弱等參數將其分為不同的部分，以免出現電磁干擾。若PCB上存在數字、模擬這兩類電路時，應當將這兩類電路的接地導線與電力供應系統進行完全隔離開來，如果條件允許的情況下，可以把這兩類電路布置在不同的層之中。通過這樣的操作，能夠有效降低共阻抗耦合、輻射和交擾現象;時鐘電路與高頻電路是PCB中最常見的干擾源，因此應當將其布置與遠離敏感電路的位置。

3）注意散熱

發熱性強的元器件應當均勻、整齊地布置于PCB上，使其能夠充分散熱，除了具有溫度監測功能的元器件之外，所有的熱敏性元器件應當布置于遠離發熱性強的元器件的位置。

1.2保證PCB的工藝性

1）簡化貼裝流程

在進行元器件的貼裝操作時，應將盡量將元器件布置于同一面，以簡化整個貼裝流程。

2）確定元器件間距離

元器件之間能夠達到的最小距離由元器件自身尺寸與性能特點所決定，通常來說，最小距離應當超過0.2mm—0.3mm，元器件與PCB邊緣的最小距離應當超過2mm。

3）保證朝向一致

元器件的朝向和緊湊程度與空氣對流情況直接相關。因此在進行安裝時，應當保證元器件在朝向上保持一致，從而加強空氣對流效果。

二、布線

不少設計者在進行PCB設計時，通常傾向于自動布線。對于純數字電路的PCB而言，這樣操作是可行的，是沒有問題的。但如果PCB中存在多種電路類型時，仍然使用自動布線會造成不少問題，甚至影響到PCB的整體性能。所以，如果PCB中存在不同類型的電路應當使用手工布線的方式，應著重留意以下幾方面問題：

2.1優化導線布置

1）適度增加寬度

PCB導線能夠達到的最小寬度是由導線和基板之間的粘附性與通過這二者的電流強度所決定的。因此，在選擇導線時，可選擇寬度較大的導線，特別是電源出的導線和接地的導線，就算是PCB布線區域面積較為優先的情況下，最小寬度也應當超過1mm。而對于接地導線而言，如果存在局部位置無法加寬導線，也必須在其他可加寬的位置加寬導線，從而盡可能地減少電阻。若導線全長超過80mm，就算通過電流強度不高，也應當增加導線寬度，從而降低導線中電壓降對電路性能產生的影響。

2）盡量縮短導線長度

進行PCB設計時，應當盡量縮短元器件間導線長度，從而降低干擾和串擾現象，并減少雜散電抗與輻射的產生。如果PCB中存在場效應管柵極、三極管的基極和高頻回路，更應當盡量地縮短導線長度。

3）盡量加寬間距

進行PCB設計時，應當注意相鄰導線的間距大小是否符合相關要求，從而盡量避免串擾和電壓擊穿的產生。為了方便后續制作環節，應當在條件允許的情況下，應可能地加寬相鄰導線的間距。

4）保證路徑寬度

在數字回路中數字信號從驅動器流至負載的過程中，其回路路徑的寬度值應當為一個常數。增減這個寬度，會導致回路路徑的各種阻抗發生變化，從而造成回路中阻抗不均衡的問題。所以，在條件允許的情況下，應當盡量保持該寬度值不變。在進行導線布置時，應當進步不要將導線拐角布置為直角或銳角，拐角度數應保證超過90°，如圖1所示。若存在兩條導線以銳角的形式相連時，應將銳角改為圓形。

2.2 控制孔徑和焊盤尺寸

在進行PCB設計時，應當保證元器件各個安裝孔的尺寸能夠與其導線相適應，一般應當保證元器件安裝孔的直徑比元器件導線的直徑大0.15—0.3mm之間。一般而言，數字電路封裝的引腳和大部分小型元器件可采用0.8mm直徑的安裝孔，焊盤的直徑則應當控制在2mm左右。而針對直徑較大的焊盤，為提升其粘附性，應當控制好焊盤直徑與安裝孔直徑的比值：環氧玻璃基板比值應當控制在2左右，苯酚紙基板應當控制在2.5～3這個范圍內。

金屬化孔（VIA）常用在多層級的PCB設計工作中，其能夠達到的最小直徑由基板厚度決定，一般金屬化孔直徑與基板厚度的比值應當為1：6。在高速信號通過時，金屬化孔會產生1—4nH的電感與0.3—0.8pF的電容，所以在布置高速信號通道時，金屬化孔應該盡量限制在最小值。而針對高速的并行線（地址、數據線），在PCB的層數無法增加的情況下，則應該保證各信號線金屬化孔的數量一致，并且在條件允許的情況下，盡可能減少孔數。如果條件允許的情況下，可布置導線保護環或保護線，從而起到降低振蕩產生、優化線路性能的效果。

2.3優化地線設計

如果PCB中地線設計不合理，會導致PCB內產生電流干擾，使得整個電路無法正常工作。一點接地的方式是降低地線電流干擾的有效途徑。該方式是指將PCB中所有接地導線都同一連接到一個接地點，并以此接地點為PCB的零電位參考點。

一點接地可分為串聯一點接地和并聯一點接地兩種形式，如圖2所示。串聯式連接方式更為簡單，各電路共用一根地線，電路間的接地導線長度較短，因此其電阻值也較小，多用于電氣機柜內部的接地處理;并聯式各電路均存在一根接地導線，并且各個接地導線均與同一接地點相連，因此各個電路的地電位只受到該電路的接地阻抗的影響，與其他電路各參數無關。進行一點接地處理時，應當注意以下幾個要點：

1）應當盡量控制走線長度，從而最小化導線內產生的電感。

2）若選擇串聯式，其公用地線應當盡可能安裝于PCB的邊緣處。應盡量選用銅箔接地線，可有效提升屏蔽能力。

3）在多層PCB中，可布置接地層，并將接地層設計為網狀結構。該結構的各個網格之間的距離不宜過大，因為接地導線的一大重要功能便是為傳輸信號提供是回流路徑，若各個網格間的距離太寬，會使得生成的信號環路面積過大，從而造成輻射和敏感性等現象。

三、PCB抗干擾設計

在PCB中產生電磁干擾的原因主要包括干擾源、傳播途徑、敏感器件這三個途徑。因此，抗干擾設計就應當針對這三個途徑進行優化與改善。下文就PCB抗干擾設計的常出現的三方面問題進行分析。

3.1 電源和地線

如果PCB中的電源導線與接地導線布置合理，可有效降低電磁干擾的產生;但若是布置不合理，則會形成系統環路，從而導致噪聲的產生，如圖3所示，便是在電源導線與接地導線布置上使用了不同路線造成的不合理問題：

對圖3電路進行優化，如圖4所示，使電源導線靠近接地導線，可有效降低電磁干擾的產生。

3.2去耦電容配置

在PCB干擾設計中，一種常用的方式是在PCB關鍵位置布置適配的去耦電容。其應當遵頊的操作原則為：

1）電源輸入端應當跨接一個電容大小在10～100uf范圍內的去耦電容。若條件允許，可接100uf以上的去耦電容。

2）PCB上每一個元器件應當并接一個電容大小在0.01μF～0.1μF范圍的去耦電容，以降低元器件對電源的干擾。

3）RAM、ROM等元件抗干擾性較差，應在電源和接地導線之間布置一個去耦電容。

4）去耦電容的導線不宜過長，尤其是高頻旁路電容不得布置導線。

3.3 切斷干擾傳播途徑

PCB抗干擾設計中另一項有效措施則是切斷電磁干擾的傳播路徑，常見的方式有以下幾種：

1）優化電源設計，降低電源處噪音。PCB上多數元器件對于電源噪音較為敏感，可通過在電源處布置濾波電路或穩壓器的方式，降低電源處噪音對于電路元器件的電磁波干擾。

2）若單片機上的I/O被用作控制電機等產生噪音的部件，則可用磁珠或100Ω的阻抗隔離I/O與噪音源。

3）優化晶體振蕩器的布線。晶體振蕩器應當盡可能地緊靠元器件的管腳，并通過接地導線隔離時鐘區域;晶體振蕩器的外殼應當可靠接地。

四、結語

綜上，PCB設計關乎最終電子成本的性能與質量，因此進行高度重視PCB的設計環節，了解設計工作中常見的問題與技術要點，優化元器件布局與布線，從而提高成品的可靠性與穩定性。

參考文獻

[1]林秀鳳.PCB設計流程與經驗分析[J].河南科技，2020，39（35）：59-61.

[2]楊純璞.高速PCB優化方法研究[A].天津市電子學會、天津市儀器儀表學會.第三十五屆中國（天津）2021’IT、網絡、信息技術、電子、儀器儀表創新學術會議論文集[C].天津市電子學會、天津市儀器儀表學會：天津市電子學會，2021：4.

[3]楚義.PCB設計應注意的一些問題[J].電子質量，2003（6）：58-58.

[4]魏輝，董蘊華.PCB設計中需要注意的幾個問題[J].河南機電高等?？茖W校學報，2004，012（004）：50-52.

[5]劉生建.淺談PCB設計中容易忽略的兩個問題[J].龍巖師專學報，2003.