EEPROM 電路關鍵設計技術*

居水榮

（江蘇信息職業技術學院微電子學院，江蘇 無錫 214153）

在EEPROM 設計中，產品規格包括時序的定義非常重要，另外EEPROM 電路設計中單元電路和高壓模塊（即電荷泵電路）的設計也是關鍵，直接影響整個電路的性能。下面分別做介紹。

1 產品規格的定義

EEPROM 產品通常具有以下功能：

（1）讀操作

當RSTN=1，CEN=0，OEN=0，WEN=1，READ=1，CLKR的上升沿鎖存地址，地址對應的數據在CLKR 的下降沿，被鎖存輸出到DBO[7：0]，控制器可以在CLKR 的低電平時間從DBO[7：0]總線上獲得數據。改變地址，對應每個CLKR 的高電平脈沖，讀取數據。

（2）standby 模式

當CEN=1 或者RSTN=0（或者同時滿足），則EEIP進入standby 模式，此時EEIP 的功耗非常小。

（3）頁寫操作

東西部扶貧協作和對口支援，是推動區域協調發展、協同發展、共同發展的大戰略，是加強區域合作、優化產業布局、拓展對內對外開放新空間的大布局，是實現先富幫后富、最終實現共同富裕目標的大舉措。根據國家東西部扶貧協作部署，福建省福州市連江縣對口幫扶甘肅省定西市隴西縣，2017年初完善結對、幫扶對象瞄準貧困村和建檔立卡貧困人口，精準聚焦于產業合作、勞務協作、人才支援、資金支持等方面開展幫扶工作。

當CEN=0，RSTN=1，OEN=1，READ=0，WEN 的下降沿將觸發寫操作，在WEN 的下降沿，鎖存地址，在WEN的上升沿，鎖存數據。在WEN 跳高之后，控制器計時，如果50us 內沒有WEN 的下降沿出現，則向EEIP 發出擦寫操作的要求。反之，則需要繼續等待下次滿足50us 的條件出現，才啟動擦寫操作。另外在滿足擦寫條件后，還需要等待20us 后，啟動高壓動作，對EEIP 進行高壓擦寫過程。

（4）全片擦操作

操作開始與頁寫操作類似，需要一個或多個WEN的下降沿，但是對應的輸入數據對操作無影響。同樣等待50us，啟動擦操作，此時需要滿足全片擦使能信號有效，其余與頁寫操作的擦過程相同。在完成全片擦操作后，所有array 數據位為全1。

（5）全片寫操作

操作開始與頁寫操作類似，需要一個或多個WEN的下降沿，但是對應的輸入數據對操作無影響。同樣等待50us，啟動寫操作，此時需要滿足全片寫使能信號有效，其余與頁寫操作的寫過程相同。在完成全片寫操作后，所有array 數據位為全0。

以讀操作為例，其時序定義如圖1 所示。

圖1 EEPROM 的讀時序

2 單元電路的設計

EEPROM 中的單元（cell）結構如圖2 所示。

圖2 cell 單元的電路圖和物理結構

圖2 中，EEPROM 的cell 存儲單元由兩個nmos 晶體管組成，N1 為高壓nmos 管，作為cell 單元的選擇管，N2為數據的存儲管，N2 有兩個柵，上層為控制柵，下層為浮柵（floating gate），兩層柵之間有gate oxide，浮柵與溝道之間也有oxide，電荷存儲在浮柵上。

EEPROM cell 單元的編程激勵即進行編程操作的各節點的電壓如表1 所示。

3 高壓產生電路的設計

EEPROM 中最重要的模塊為高壓產生電路，原因是該模塊產生EEPROM 操作所需要的高壓。高壓產生電路主要包括一個振蕩器電路和一個電荷泵電路。電荷泵電路的整體結構如圖3 所示，上述模塊分別介紹如下。

（1）振蕩器電路

振蕩器電路在需要產生高壓時刻，在輸出端輸出3～10MHz 的時鐘信號，給電荷泵提供時鐘輸入。使用pmos偏置管提供電容的充電電流，pmos 管流過電流為4uA，電容大小約為1pf，輸出延時后對電容快速放電，充放電的過程形成振蕩器的振蕩周期。使用RS 觸發器，保證可以得到占空比較好的時鐘頻率輸出。

（2）電荷泵主體電路

主體電路共有12 級，可以獲得eeprom 工作需要的13v 以上的VPP 電壓。每級大電容為0.6pf，小電容為0.08pf，這兩個電容需要使用MIM 電容。最后VPP 輸出端有8pf 的濾波電容，該電容使用14v 的nmos 管設計。

（3）四相時鐘電路

電荷泵電路中需要產生四相時鐘，四相時鐘電路產生的波形如圖4 所示。利用簡單的延時電路來產生不同相位的時鐘信號，利用四相時鐘來克服閾值電壓對電荷泵的影響，保證每級電荷的有效傳遞?？紤]輸出需要15v以上的信號，使用12 級電荷泵電路，其中傳輸電荷的nmos 管的pump 電容為0.8pf，抵制襯底偏置影響的nmos管的pump 電容為0.1pf。

圖4 四相時鐘波形

克服閾值電壓影響的nmos 管的大小為4/2，對于電荷傳輸管，每四級為一組相同，依次為8/2、12/2 和16/2。考慮減小閾值電壓對電荷泵性能的影響，使用低閾值電壓的nmos 管?？紤]濾波需要，在電荷泵的輸出端到地加8pf 電容。最后，在高壓結束時，為電荷泵的可靠工作，提供電荷泵各級節點到電源電壓的放電通路。

（4）高壓穩壓電路

高壓穩壓電路利用電容分壓獲得的采樣電壓與基準電壓比較，當采樣電壓小于基準電壓，電荷泵工作，使輸出高壓上升；當采樣電壓大于基準電壓，電荷泵關閉，輸出高壓保持，隨著高壓到地漏電的存在，高壓將下降，下降到一定值時，電荷泵將再次工作，以上過程循環往復。電容分壓電路的初始電壓值，對高壓穩壓影響較大，所以電路中提供電容電壓的復位，保證了每次高壓啟動時，電容上沒有剩余電荷。設計中，電容分壓為1∶1∶5，每個電容大小為0.6pf，已知參考電壓為1.2v，則輸出高壓設計值VPPL 為13.2v，VPP 約為15.2v。另外，在高壓結束時，提供了高壓到電源電壓的放電通路。

4 高壓產生電路的整體仿真

高壓產生電路仿真時在VPP 和VPPL 到地之間增加電流負載和電容負載，VPP 到地電流取100nA，VPPL 到地電流取1uA；VPP 到地電容取5pf，VPPL 到地電容取25pf。Vref 輸入電壓1.2v，iref 輸入電流為2uA。圖5 為高壓產生電路在tt corner，vdd=2.5v，溫度為27 度時的仿真波形。

圖5 高壓電路產生仿真波形

不同仿真條件下的高壓產生電路的仿真結果如表2所示。

表2 不同仿真條件下的高壓產生電路仿真結果

5 結論

本文詳細介紹了EEPROM 電路設計中的關鍵技術，主要是針對單元電路和高壓產生電路的結構、功能及仿真結果等進行了詳細描述，為設計EEPROM 提供了參考方案。