基于FPGA的NAND FLASH壞塊表的設計與實現

曾鋒 徐忠錦

摘要：在現代電子設備中，越來越多的產品使用NAND FLASH芯片來進行大容量的數據存儲，而且使用 FPGA作為核心處理芯片與NAND FLASH直接交聯。根據NAND FLASH的特點，需要識別NAND FLASH芯片的壞塊并進行管理。FPGA對壞塊的管理不能按照軟件的壞塊管理方式進行。本文提出了一種基于FPGA的 NAND FLASH芯片壞塊表的設計方法，利用FPGA中RAM模塊，設計了狀態機電路，靈活地實現壞塊表的建立、儲存和管理，并且對該設計進行測試驗證。

關鍵詞： NAND FLASH；FPGA；壞塊；壞塊檢測

0引言

隨著技術的發展，越來越多的電子設備的數據采用 NAND FLASH 芯片存儲產生的大量數據。在傳統的電路設計中，常用 ARM、DSP 等處理器來用于 NAND FLASH 的接口。但是隨著實時性要求的提高，越來越多的設備中采用了 FPGA 來對 NAND FLASH 進行壞塊管理，釋放處理器任務資源。

由于 NAND FLASH 的特點，NAND FLASH 不可避免地會有壞塊產生，使用 NAND FLASH 時，需要對壞塊進行管理，建立壞壞表（以下簡稱“BBT”）。一般處理管理 BBT 的方法，是采用建立數組的方式，將檢測到的壞塊編號記錄在數組中，在操作 NAND FLASH 時，對將要操作的塊的編號與 BBT 的數據進行對比，如果是壞塊，則跳過該塊，不使用。但是這是建立數組的方法并不適用于 FPGA 的設計操作，本文根據 FPGA 的特點，利用 FPGA 的 Block RAM 資源，提出了一種壞塊檢測、存儲的方法。

1電路說明

1.1 NAND Flash芯片說明

NAND Flash芯片使用型號是三星公司的K9K8G08U0A，

單片容量為1 G×8 Bit。該芯片總共有8192塊，每塊中含有64頁，每頁共2112個字節（前2048個為主存儲空間，后64個為擴展存儲空間）。芯片的讀寫操作均以頁為單位進行。芯片容量結構如圖1所示。

其中，NAND Flash 芯片分為列地址（ Column Address ）和行地址（ Row Address ），列地址用于每頁中的字節尋址，行地址用于芯片的塊、頁的尋址，其中行地址的 A18～A30為芯片的塊地址。

1.2 FPGA電路說明

FPGA 使用型號為 Xilinx （現 AMD ）公司Virtex II 系列的 XC2V1000，芯片內部有5120個 Slice、40個乘法器、720 kbit 的 RAM模塊資源，8個 DCM 時鐘管理模塊。其主要參數如圖2所示。

2壞塊表設計

2.1壞塊表檢測機理

根據 NAND FLASH 芯片的檢測原理，芯片出廠后的壞塊檢測需要檢測芯片每個部分的頁1和頁2中列地址為2048的存儲的數據值。若值為0xFF ，則該部分為好塊；若值不為0xFF ，則該部分為壞塊。NAND FLASH 壞塊檢測流程如圖3所示。

2.2壞塊表的設計思路

根據 FPGA 的應用特點，本次 NAND Flash 的壞塊表采用對所有塊建立壞塊信息的方式，建立一個完整的塊狀態信息表，即每一個塊用1個 Bit 表征其是否是好塊還是壞塊，定義為：0代表該塊是良好的，1代表該塊是故障的。本設計中，NAND Flash 有8192個塊，用8192個 Bit 代表每個塊的狀態信息，正好用一個1024×8 bit 的 RAM對所有的壞塊表數據位進行存儲，壞塊表存儲示意圖見圖4。

2.3壞塊表的存儲

在本設計中，NAND FLASH 的壞塊表儲存在 NAND FLASH 的第1塊的第1頁處。第1塊只用于壞塊表的存儲，不再用于存儲其他數據，壞塊表在第1塊中的位置見圖5。

2.4壞塊表的建立流程

NAND FLASH 在使用時，初次上電后，寫入數據之前需要對芯片的塊的好壞進行掃描，從而得到壞塊表。在本型號中，NAND FLASH 的出廠壞塊信息需要查詢每個塊的第1個頁和第2個頁中的列地址為2048的空間上數據是否都為“0xFF”，數據為“0xFF”，則當前塊為好塊，否則當前塊為壞塊。

壞塊表的建立的狀態機流程如圖6所示：上電后，狀態機從狀態1跳轉至狀態2，讀取第一塊中的數據，判斷是否為數據頭0xAA、0x55、0xAA、0x55、0xAA、0x55、0xAA、0x55。如果數據頭相符，則狀態跳轉至11，直接讀取壞塊表到 RAM ，建立起壞塊表信息。如果讀到的數據頭與上述的數據頭不相符，則意味 NAND FLASH 未存在壞塊表，需要建立壞塊表。狀態機狀態依次跳轉至狀態4、狀態5、狀態6，即狀態機對當前塊的中的第1頁和第2頁的中列地址為2048的空間進行訪問，根據讀值判別當前塊是否為壞塊，如果是壞塊將對應的寄存器位置1。當掃描完8個塊，狀態機跳轉至狀態7，則將8個塊的壞塊信息寫入 RAM ；當未掃描滿8個塊，狀態機跳轉至狀態8，塊地址加1，對下一個塊進行檢測。當所有的8092個塊都被檢測后，則狀態機跳轉至狀態10，將數據頭以及 RAM 數據全部寫入 NAND FLASH 的第0塊，至此，初始壞塊表建立完成。

壞塊表建立完成后，壞塊信息存在 RAM 中，在正常存取操作時，就可以直接讀取 RAM 模塊，獲取壞塊信息。

當電路下電，再次上電后，狀態機就可以從塊0中讀取到數據頭，跳過初次壞塊表的建立過程，狀態機從第1塊中繼續讀取到壞塊表，加載到 RAM 中，完成后交其他模塊進行后續的操作。

3驗證情況

為驗證是否正確的建立和存儲壞塊表，需要將壞塊表的處理模塊嵌入 FPGA 的中整個 NAND FLASH 的接口控制器中，驗證的電路如圖7所示。壞塊表處理模塊與1個1024×8 Bit 的 RAM 連接，該 RAM 用于存儲壞塊表。NAND FLASH 接口模塊根據 NAND FALSH 芯片的讀寫接口時序設計，包含基本的 Read 模塊，Write 模塊和擦除模塊。 NAND FLASH 接口模塊受壞塊表處理模塊的控制。正常工作模塊在壞塊表處理模塊工作完成之后開始工作，通過 UART 接收上位機的命令，控制 NAND FLASH 接口模塊與 NAND FLASH 交聯；同時，正常工作模塊也通過 UART 上報數據和信息給上位機。

驗證時，通過上位機發送讀取命令，正常工作模塊控制 NAND FLASH 接口模塊將 NAND FLASH 塊0中的內容讀取出來，從而判斷是否正確地建立了壞塊表，見圖8。

通過讀取內容發現，新板卡中的 NAND FLASH 成功地建立了壞塊表，本測試電路中 NAND FLASH 芯片有 1 個壞塊，為第 1 761 塊。

4 結束語

通過驗證證明，本文設計的基于 FPGA 的壞塊表設計方式能夠正確地實現壞塊表建立和存儲，壞塊表能夠方便地被 FPGA 使用，壞塊表能完整地表征整個 NANDFLASH 芯片的塊的狀態，RAM 結構能很靈活方便地在FPGA 中進行調用，滿足對 FPGA 對 NAND FLASH 芯片的控制需要。

參考文獻：

[1] 舒文麗，吳云峰.基于NAND FLASH的海量存儲器的設計[J].電子器件，2012，2（35）：44-46.

[2] 趙亞慧.基于NAND Flash的高速大容量存儲系統的設計[J].電光與控制，2016，5（23）：37-40.

[3] 喬亞飛，，李華旺.基于FPGA的星載NAND FLASH控制器的設計[J].電子設計工程 2018，7（26）：29-32.

[4] 周浩，王浩全.基于FPGA和NAND FLASH的便攜式信號采集系統設計[J].測控技術與儀器儀表，2018，44（9）：82-86.

[5] 張雯，崔建杰.一種多通道NAND FLASH陣列的壞塊管理方案[J].電子器件，2014，10（37）：33-36.

[6] 喬立巖，張鵬.一種新型NAND FLASH 壞塊管理算法的研究與實現[J].電子測量技術， 2015，11（38）：19-21.