一種基于三維集成電路的多位碳納米管硅通孔

關文博,呂紅亮,張玉明,張義門

(西安電子科技大學 微電子學院,陜西 西安 710071)

硅通孔(Through Silicon Via,TSV)技術促進了三維集成電路的發展,它可以降低傳統平面集成電路的局限性,縮短互連長度,提高集成密度,降低功耗[1]。然而,TSV 占據的面積遠遠大于片上通道。此外,任何襯底內的TSV 的數量都受到TSV 填充材料和襯底熱膨脹系數之間的差異的限制。為了防止由于熱應力導致的基片開裂,TSV 在硅襯底中所占的面積被限制在基片面積的2%左右[2-3]。因此,如何解決三維結構中各層之間的I/O 限制是一個主要問題。

碳納米管(Carbon Nanotube,CNT)作為一種新興材料,因其具有優越的電、熱、機械性能,通常可取代銅(Cu)和鎢(W)作為TSV 的填充材料。Cu 的電阻大約比每微米的CNT 束在傳導方向上的電阻高2.5 倍,相反,束內相鄰CNT 之間的電阻約為兆歐級別[4]。杭州電子科技大學的傅楷研究了填充碳納米管的TSV 的傳輸特性,利用有效電導率對TSV 阻抗進行了提取,同時研究了CNT 填充比、溫度和其他幾何參數對傳輸性能的影響[5]。印度信息技術研究所的Rao 建立了Cu 和CNT混合填充TSV 的電學模型,所提出的模型包括不同比例的單壁碳納米管(Single-Walled CNT,SWCNT)和多壁碳納米管(Multi-Walled CNT,MWCNT)[6]。加州大學洛杉磯分校的Vaisband 提出了CNT TSV 與石墨烯互連界面的電學模型和熱模型,利用COMSOL 軟件對所提模型進行了仿真和驗證,比較了CNT 與多層石墨烯(Multilayer Graphene,MLG)、CNT 與Cu 二者結構的電阻和熱阻,表明用MLG 替代Cu 作為與CNT 的互連可大幅降低互連界面的電阻和熱阻[7]。

除了不同填充材料和不同互連界面,對CNT 的傳輸信號數量也是I/O 限制的關鍵問題。Vaisband 首次提出了雙位CNT TSV 的概念及其等效電路模型,對位之間的電容耦合和泄漏電流進行了評估[8]。隨著工作頻率的增加,差分信號因具有抑制共模噪聲的能力和抗干擾的特性,通常被用來保證信號傳輸的完整性。作為最流行的差分傳輸信道形式之一,地面-信號-地面(Ground Signal-Signal-Ground,GSSG)型TSV 已經被建模、制造和分析,研究表明,GSSG 型TSV 是一種有效的降噪方法[9-10]。然而,在高密度TSV 陣列中,GSSG 型TSV 不可避免地受到相鄰差分通道引起的差分模式噪聲耦合的影響。杭州電子科技大學的趙文生團隊基于雙位CNT TSV 提出了新的差分型TSV(Differential TSV,D-TSV),研究了它的等效電路模型并采用部分元件等效電路(Partial Element Equivalent Circuit,PEEC)方法提取了相關阻抗,與傳統的GSSG型TSV 相比,該模型具有更好的抗干擾特性[11]。

為了使3D 集成的層間I/O 進一步增強,需要TSV 具有更低的延遲時間和更小的面積。本文利用CNT 的各向異性提出了能夠傳輸多個獨立信號的三位CNT TSV,使得單個TSV 能夠傳遞多個獨立信號,這種功能是通過連接碳納米管組以分離TSV 頂部和底部的pad 來實現的,pad 的材料為多層石墨烯。所提出的三位CNT TSV 可使層之間的I/O 數目加倍,并且不占用額外的襯底區域。換言之,可以用更少的三位TSV滿足特定的層間I/O 數目要求,其俯視圖如圖1 所示。基于上述三位CNT TSV 的概念,作者在先前的研究中提出了一種新的差分多位CNT TSV[12]。本文在此基礎上,進一步研究了三位CNT TSV 的電學特性,給出了三位CNT TSV 電阻和位間電容的計算方法。對差分型多位CNT TSV 在差模和共模條件下進行了變參數仿真,研究了多位CNT TSV 的時延特性。結果表明,所提出的多位CNT TSV 結構不僅可節省芯片面積,且具有優越的抗干擾能力和更好的時延性能。

圖1 三位CNT TSV 俯視圖Fig.1 Top view of three-bit CNT TSV

1 三位CNT TSV 的電學特性

碳納米管依據層數的不同可分為單壁碳納米管和多壁碳納米管。本文中,填充TSV 的MWCNT 的直徑為20 nm,MWCNT 的最內層直徑是其最外層直徑的一半[13]。圖2 為碳納米管硅通孔示意圖,Dout為CNT外壁直徑;Din為CNT 內壁直徑;m為相鄰CNT 的距離(即范德瓦爾斯間距),其值為0.34 nm;Fm為金屬性CNT 的比例,對于多壁碳納米管其值為1/3[13];λ為電子有效平均自由程;rTSV為TSV 半徑;H為TSV 高度;tox為氧化層SiO2厚度;s為TSV 內相鄰兩位之間分離的寬度;ε為碳納米管的相對介電常數;?為約化普朗克常量;q為單位電子所帶電荷量;m′表示相鄰殼層之間的距離,設為0.34 nm。三位CNT TSV 數值計算中使用的電參數和物理參數列于表1[11,13,15]。

表1 三位CNT TSV 的電參數和物理參數Tab.1 Electrical and physical parameters of three-bit CNT TSV

圖2 三位CNT TSV 的橫截面圖Fig.2 Cross section of three-bit CNT TSV

多位TSV 的電學特性是由CNT(作為TSV 填充材料的CNT 陣列)的性質決定的。在1.1 節中給出了三位CNT TSV 的垂直和水平等效電導率。在1.2 節中給出了各位之間的耦合電容。

1.1 三位TSV 的電導率

MWCNT 的殼層數量可以表示為:

式中: “ Inter[·] ” 表示取整數。對于SWCNT,其值為1。第i個殼層的直徑為:

由文獻[14]可知,CNT 束沿豎直方向的電阻為:

式中:RCNT是單根CNT 的電阻;Rmc為接觸電阻;NCNT是一束CNT 的數量,在圖2 中表示了它的大小。如圖2 所示,MWCNT 中的每個殼層可以視為SWCNT,并且MWCNT可以看作由多個SWCNT 以同軸方式組成。因此,RCNT可以用公式(4)表示,其中Ri表示第i個殼層的電阻。

第i個殼層的電阻可以表示為Ri=RQi+RSi,其中RQi為量子電阻,它的值為RQi=h/(2q2Ni) (h是普朗克常數,Ni是第i個殼層的導電通道數);RSi為散射電阻,它的值為RSi=h·H/(2q2λNi) ;λ的計算過程可參考文獻[15],此處取值為1 μm。

假設MWCNT 中1/3 的殼層是金屬性的,而其他殼層是半導體性的,則第i個殼層的導電通道數可表示為[13]:

式中:DT=1300 nm·K。

在本文中,三位CNT TSV 結構頂部pad 的材料為MLG。接觸電阻Rmc的大小基于CNT 和MLG 之間共價鍵的質量[7]。因此,Rmc可表示為[7]:

式中:ρQ是由CNT 和MLG 之間的共價鍵所確定的界面處電阻率,其值為0.24 Ω·μm2;Aint是界面處的橫截面積[7]。

因此,CNT 束沿豎直方向的電阻可表示為:

三位CNT TSV 沿垂直方向和水平方向的等效電導率與文獻[8]中類似,分別可表示為:

單個TSV 被碳納米管劃分以傳遞多個獨立信號,由于傳導該信號的CNT 減少,因此每部分的TSV 電阻將增大。TSV 各位的電阻為:

式中:Nbits表示多位TSV 中傳播的獨立信號的數目,此處取值為3。多位TSV 內任意兩位之間的電阻可表示為:

1.2 三位TSV 的電容

CNT 的各向異性使得多位TSV 任意兩位之間具有絕緣性質。與文獻[8]中類似,三位TSV 任意兩位之間的電容可以用平行板電容的表達式來近似,相鄰兩位之間間隔的寬度s可類比于平行板之間的距離d,平行板的面積是TSV 沿CNT 的縱向截面積。如圖3所示,與文獻[8]中雙位TSV 相比,該面積約為雙位TSV 縱向截面積的1/2。因此三位TSV 兩位之間的電容為:

圖3 兩位TSV 和三位TSV 電容模型的面積比較Fig.3 Area comparison of capacitance models of two-bit TSV and three-bit TSV

式中:ε和ε0分別表示碳納米管的相對介電常數和真空介電常數[8]。此時,Nbits/2=3/2。

1.3 三位TSV 的電流密度分布

CNT TSV 的電流密度在徑向上可表示為[16]:

式中:k=,μ=4π×10-7H/m 為真空磁導率。通過求解式(13)可將CNT TSV 的電流密度歸一化表示為:

式中:J0(·) 為第一類零階貝塞爾函數。CNT TSV 的趨膚深度可表示為:

圖4 給出了不同頻率和溫度下SWCNT 和MWCNT 中的歸一化電流密度分布曲線,其中SWCNT的Fm取決于加工工藝,本文假設為0.9(目前最高可達0.91[17]),其余參數列于表1。從圖4 中可以看出隨著頻率的升高,SWCNT TSV 和MWCNT TSV 的趨膚深度隨之增大,但在相同條件下MWCNT TSV 的趨膚深度遠小于傳統銅TSV 的趨膚深度[18]。此外,隨著溫度的升高,SWCNT TSV 中的趨膚效應被略微抑制,但MWCNT TSV 幾乎沒有變化。

圖4 不同頻率和溫度下的歸一化電流密度分布。(a) SWCNT;(b)MWCNTFig.4 Normalized current density distribution at different frequencies and temperatures.(a) SWCNT;(b)MWCNT

1.4 三位TSV 的電學評估

在HFSS 中評估了三位TSV 的電學特性,其中填充TSV 所用的CNT 的電導率由式(8)和式(9)確定。三位TSV 的測試結構如圖5 所示,該結構用于評估CNT TSV 各個位在垂直和水平方向上的電性能。

圖5 三位CNT TSV 的仿真測試結構Fig.5 The test structure of three-bit CNT TSV

表2 列出了三位TSV 內每個終端之間的HFSS 數值計算電阻。由于三位TSV 是對稱結構,所以每對終端之間的電阻是相同的。與文獻[8]中雙位CNT TSV的豎直電阻和水平電阻相比均明顯增大,這是因為位數的增加使得傳導該信號的CNT 束數量減少,水平電阻越大說明三位TSV 在位之間的水平方向上越不容易傳播信號,即發生漏電的可能性很低。而在傳播方向上的豎直電阻的增大與水平電阻的變化相比,可忽略不計。三位TSV 的豎直電阻和水平電阻之比約為1890,該比值與文獻[8]中雙位CNT TSV 的豎直電阻和水平電阻之比近似相等。在HFSS 中還評估了TSV各位之間的電容Cinter-bit值為10.62 fF。

表2 三位CNT TSV 各位之間的電阻Tab.2 Resistance of each terminal pair of three-bit CNT TSV

圖6 為三位CNT TSV 的等效電路模型。根據表1所列參數,無源元件的數值由式(10)、(11)和(12)確定,三位CNT TSV 各無源元件的數值為:Rbit=1.22 Ω,Rinter-bit=2372.46 Ω,Cinter-bit=10.63 fF。理論值和HFSS 對Rbit、Rinter-bit和Cinter-bit的評估值之間的誤差分別為3%,0.3%和0.09%。

圖6 三位CNT TSV 的等效電路模型Fig.6 Equivalent circuit model of three-bit CNT TSV

在ADS 中搭建如圖6 等效電路,提取該模型的S參數,并與HFSS 中三位TSV 結構的S參數進行比較,仿真比對結果如圖7 所示,由結果可知二者S參數曲線基本吻合,誤差在1.2%以內。

圖7 HFSS 和ADS 中三位CNT TSV 的S 參數比較。(a) S11;(b) S21;(c) S31;(d) S41;(e) S51;(f) S61Fig.7 Comparison of S parameters of three-bit CNT TSV in HFSS and ADS.(a) S11;(b) S21;(c) S31;(d) S41;(e) S51;(f) S61

2 差分型多位CNT TSV

差分型多位CNT TSV 的原理圖如圖8 所示,其中所用三位CNT TSV 的相關幾何參數如表1 所示,TSV之間間距L為30 μm。基于三位CNT TSV,所提出的差分型多位CNT TSV 只需要兩個通孔,與傳統的GSSG 型TSV 四個通孔相比節省了50%的芯片面積。兩個三位TSV 的相鄰兩位作為信號通道,可傳輸兩組極性相反的信號構成差分信號。

圖8 差分型多位CNT TSV 的原理圖Fig.8 The schematic diagram of the differential multi-bit CNT TSV

圖9 為差分型多位CNT TSV 的等效電路圖。Cox為TSV 的氧化層電容,它的值可以表示為Cox=2πεoxH/ln(rox/rTSV),其中εox是SiO2的介電常數。如圖2所示,rox=rTSV+tox。在建模過程中,由于相鄰TSV之間的距離比TSV 的半徑大30 倍,相鄰TSV 之間的耦合關系可以被認定為弱耦合關系,因此鄰近效應的影響可以被忽略[14,19]。硅的電容和電導分別可表示為CSi=πεSiH/ln(L/rox) 和GSi=σSiCSi/εSi,其中εSi和σSi分別為硅襯底的介電常數和電導率。Cox、CSi和GSi的計算值分別為50.62 fF,8.25 fF 和0.002 S,Rbit、Rinter-bit和Cinter_bit沿用上一節三位CNT TSV 的理論值。

圖9 差分型多位CNT TSV 等效電路圖Fig.9 Equivalent circuit of differential multi-bit CNT TSV

為了驗證所提出的差分型多位CNT TSV 的等效電路模型,分別在差模和共模條件下,對比了等效電路模型與HFSS 仿真的S參數,仿真結果如圖10 所示。結果表明,所建立的電路模型在0～50 GHz 的整個頻率范圍內能夠很好地預測TSV 的S參數。

圖10 等效電路模型和HFSS 仿真的S 參數對比。(a) Sd11, Sd21;(b) Sc11, Sc21Fig.10 Comparison of S parameters between equivalent circuit model and HFSS simulation.(a) Sd11, Sd21;(b) Sc11, Sc21

與傳統的GSSG 型TSV 相比,所提出的差分型多位CNT TSV 在面積和抗干擾能力方面均優于傳統的GSSG 型TSV。將CNT 作為TSV 的填充材料不僅有利于芯片散熱,更重要的是,所提出的差分型多位CNT TSV 能夠幫助抑制高密度TSV 陣列中相鄰TSV 之間的串擾耦合。為了證明這一特性,使用HFSS 完成了如下仿真。如圖11 所示,在每組模型中,一組充當干擾源,另一組充當受干擾對象。在差分模式下源端和負載端均接50 Ω 電阻,分別比較近遠兩端的耦合系數SD13和SD14。仿真結果如圖12 所示,與傳統的GSSG型TSV 相比,差分型多位CNT TSV 具有明顯的抗干擾能力。

此外,為了將文獻[11]和文獻[19]中GS-SG 型TSV 和G-SS-G 型TSV 與所提出的三位差分型TSV進行抗干擾對比,將它們采用統一的物理和幾何參數,相關參數值如表1 所示,L均為30 μm,以此排除由于參數不同而造成的結果差異。G-SS-G 型TSV 和GS-SG 型TSV 的頂視圖如圖11 所示,二者均利用CNT 束形成雙位TSV 來傳輸差分信號。從圖12 仿真結果中得出,所提出的差分型三位CNT TSV 與文獻[19]中的TSV 相比具有更好的抗干擾能力。差分型三位CNT TSV 與文獻[11]中GS-SG 型的TSV 抗干擾能力近似,但與其相比少用一根TSV,從而節約了襯底使用面積,同時增加了各層之間的I/O 數目。

圖11 四種不同類型TSV 的俯視圖。(a)傳統GSSG 型TSV;(b)文獻[19]G-SS-G 型TSV;(c)文獻[11]GS-SG 型TSV;(d)提出的差分型三位CNT TSVFig.11 Top view of four different types of TSV.(a) Traditional GSSG TSV;(b) G-SS-G TSV in [19];(c) GS-SG TSV in [11];(d) The proposed differential three-bit CNT TSV

圖12 相鄰陣列TSV 之間串擾比較。(a)近端;(b)遠端Fig.12 Crosstalk comparison between adjacent array TSVs.(a) Near-end;(b) Far-end

在差模和共模條件下,各結構參數對多位CNT TSV 的S參數的影響如圖13 所示。rTSV對兩種條件下的TSV 插入損耗的影響如圖13(a)和(b)所示。隨著頻率的增加,差模和共模條件下的插入損耗都會降低。在相同頻率下,隨著TSV 半徑的減小,TSV 電阻和導體損耗增加,這導致了更高的信號損耗。TSV 間距對插入損耗的影響如圖13(c)和(d)所示。在低頻下,TSV 間距對S21參數的影響可以忽略不計,但在高頻下,差模和共模的S21參數隨著間距的增加而增加。這是因為襯底電導在高頻下起主要作用,而增加TSV 間距可能會降低漏電路徑的電導和介電損耗[20]。介質層厚度和襯底電導率對插入損耗的影響分別如圖13(e～h)所示。從圖中可以看出,差模插入損耗幾乎沒有變化,而相比之下共模插入損耗隨著tox和σSi的變化而顯著變化。

圖13 不同結構參數下差分型多位CNT TSV 的差模和共模S 參數變化。(a) Sd21, rTSV;(b) Sc21, rTSV;(c)Sd21, L;(d) Sc21, L;(e) Sd21, tox;(f)Sc21, tox;(g) Sd21,σSi ;(h) Sc21,σSiFig.13 Differential mode and common mode S parameters of the differential multi-bit CNT TSV with different structural parameters.(a) Sd21, rTSV;(b) Sc21, rTSV;(c)Sd21, L;(d) Sc21, L;(e) Sd21, tox;(f)Sc21, tox;(g) Sd21,σSi ;(h) Sc21,σSi

最后討論了所提出的三位CNT TSV 的制造工藝流程[21]。如圖14 所示,首先在硅與二氧化硅的基板上沉積一個圓形金屬板,將掩模版放置在金屬板的兩側,通過選擇合適的生長溫度和壓力,形成MWCNT。為了減小阻抗,將生長得到的MWCNT 進行致密化處理,將其轉移到預先使用深反應離子刻蝕(Deep Reactive Ion Etching,DRIE)工藝刻蝕的通孔中。接著去除生長基底,經過氧化處理填充MWCNT 與通孔之間的間隙,之后對MWCNT 采用平坦化處理[22]。最后,在CNT TSV 的表面沉積三個獨立的金屬焊盤以促進差分信號傳遞。

圖14 所提三位CNT TSV 的工藝流程Fig.14 Process steps involved for the proposed three-bit CNT TSV

3 差分型多位CNT TSV 的時域特性

根據圖9 等效電路模型,在ADS 中采用CMOS 反相器作為驅動,研究差分型多位CNT TSV 的時延特性[23-24]。在表1 所示參數下,分別在GSSG 型TSV 與所提出的差分型多位CNT TSV 的通孔信號端輸入數據速率為50 Gbps、上升時間20 ps 且幅度1 V 的電壓信號進行仿真,仿真結果如圖15 所示,所提出的差分型多位CNT TSV 模型相比于傳統的GSSG 型具有更好的時延性能。

圖15 不同TSV 模型下的時延對比Fig.15 The comparison of time delay under different TSV

此外,為了與雙位差分型TSV 的時延性能進行比較,本文利用文獻[11]和文獻[19]中GS-SG 型TSV和G-SS-G 型TSV 的等效電路模型,將兩種雙位TSV通孔信號端分別輸入以上電壓信號進行仿真。對差分型多位CNT TSV 在4 GHz 頻率、上升下降沿100 ps、500 mV 電壓下進行眼圖仿真,其結果如圖16 所示。由圖可知,所提出模型具有良好的信號完整性,峰值抖動幾乎為零。

圖16 差分型多位CNT TSV 的信號眼圖Fig.16 Eye diagram of differential multi-bit CNT TSV

4 結論

本文提出了一種三位CNT TSV。每個TSV 可以攜帶多個獨立的信號,大大增加了三維集成電路中的I/O 數量。利用HFSS 對三位CNT TSV 各寄生參數進行了數值計算,并仿真得出了它的S參數。此外,在ADS 中對三位CNT TSV 的等效電路模型進行了評價,與數值模型相比具有較高的精度,各寄生參數的誤差大小在3%以內,S參數誤差大小在1.2%以內。

基于三位CNT TSV 的概念,提出了新的差分型多位CNT TSV。所提出的差分型多位CNT TSV 只需要兩個孔,從而節省了芯片面積,提高了集成密度。建立了差分型多位CNT TSV 的等效電路模型,通過與HFSS 仿真結果的比較,驗證了該電路模型的精度可達50 GHz。并與傳統GSSG 型TSV 以及兩種新型雙位TSV(G-SS-G 型和GS-SG 型)進行了對比,仿真結果表明所提出的差分型多位CNT TSV 具有優越的抗干擾能力和更好的時延性能。對差分型多位CNT TSV 在差模和共模條件下進行了變參數仿真。討論了三位CNT TSV 的制造工藝流程。最后,對所提出TSV 結構進行時域眼圖仿真,結果表明新結構具有良好的信號完整性。