一種高精度過流保護電路的設計

張金洋 ,汪西虎 ,董振斌 ,王江濤 ,徐佳豪

(1.西安郵電大學 電子工程學院,陜西 西安 710121;2.上海電子線路智能保護工程技術研究中心,上海 201202;3.上海維安電子有限公司,上海 201202)

隨著便攜式電子產品的迅速發展,鋰電池相較于其他類型電池有著諸多優勢,成為了多數電子產品的供電電源,然而鋰電池對于工作環境較為敏感,當鋰電池充電電流過大,會對電極材料結構產生較大的影響,造成電池極化嚴重。為此,鋰電池在實際應用中一般都會有保護電路與其搭配使用[1-3]。在傳統電流采樣方式中,較為常見的有兩種,分別為電阻采樣和SenseFET 采樣[4-7]。功率管串聯電阻采樣提供高精度電流采樣的同時,引入了額外的導通電阻及功耗,而SenseFET 采樣方式雖然能夠避免額外導通電阻及功耗的產生,但是其受限于匹配誤差,采樣精度不高。文獻[8]通過功率管導通電阻實現電流采樣,避免了傳統采樣電阻進行電流采樣帶來的額外功耗,但功率管導通電阻隨工藝及溫度變化較大,精度不高,且過流值的設定較為復雜;文獻[9]設計了一種參考電壓由可調電流源在柵漏短接MOS 管得到的過流保護電路,用于使參考電壓不受外界因素影響,雖然在一定程度上提高了精度,但是其利用SenseFET 進行電流采樣,采樣管與功率管在實際制造過程中會產生失配,同樣會對精度造成較大的影響。

鑒于此,本文提出了一種適用于鋰電池保護芯片的過流保護電路,當采樣電流超過設定閾值電流時,關閉柵極驅動電路并拉低功率管柵端電壓,從而切斷充電電路與鋰電池之間的連接通路,起到保護鋰電池及后端設備的目的。芯片采用銅絲鍵合技術[10],直接利用鍵合絲實現高邊電流采樣,在保證高精度電流采樣的同時又不引入額外的導通電阻;電路設計預留修調控制位,可用于過流閾值的調整以及鍵合絲工藝誤差的校正;整體電路過流閾值設置簡單,具有良好的線性關系。

1 電路結構及工作原理

圖1 為本文提出的過流保護電路,電路由三部分組成,分別為(a)參考電壓電路、(b)采樣及預放大電路和(c)比較器電路,其基本工作原理:參考電壓電路借助帶隙基準電路產生的受工藝及溫度影響不大的基準電壓[11-12],利用自身運算放大器所構成的負反饋結構產生參考電壓;NM2、RLOAD分別為功率管及后端鋰電池等效負載電阻,采樣及預放大電路將功率管電流導致的鍵合絲壓降微小變化放大;比較器電路對參考電壓電路提供的參考電壓與采樣及預放大電路提供的采樣電壓進行比較,當觸發過流保護時,通過數字邏輯電路關閉柵極驅動電路,同時MOS 管NM1 導通,將功率管柵端電壓拉低,從而起到關閉功率管,限制電流、保護鋰電池的目的。

圖1 過流保護電路原理圖Fig.1 Schematic diagram of over-current protection circuit

參考電壓電路簡化結構如圖2 所示。運算放大器A1與PM1、PM2、R1、NM1、R0構成負反饋環路,電阻R0上的電壓等于基準電壓,即:

圖2 參考電壓電路簡化結構圖Fig.2 Simplified diagram of reference voltage circuit

因此流經電阻R0的電流為:

R0電流作為參考電流通過PM1～PM4、R1組成的自偏置低壓共源共柵電流鏡鏡像復制到可調電阻網絡R2～R8,即可得到參考電壓。

采樣及預放大電路簡化結構如圖3 所示。A2為預放大電路,R9=R10,RBD,POWER為連接芯片內部功率管輸入端PAD 的鍵合絲等效電阻,其阻值為15 mΩ,RBD為連接C 點PAD 的鍵合絲等效電阻,阻值為50 mΩ,二者另一端均接芯片外部引腳IN。在電路正常工作或發生過流情況時,RBD所處支路電流均為μA 量級,因此C 點電壓近似等于IN 端電壓,即:

圖3 采樣電路簡化結構圖Fig.3 Simplified diagram of sensing circuit

當通過功率管的電流很小時,同理可視D 點電壓近似等于IN 端電壓。利用運算放大器“虛短”特性,A、B 兩點電壓相等,因此:

進而由“虛斷”特性,可得:

當通過功率管的電流增大時,RBD,POWER兩端壓降升高,D 點電位下降,由“虛斷”原理可得D 點電壓等于B 點電壓,同時借助上述“虛短”特性,B 點電壓等于A 點電壓,則R9上的電流為:

因此流經功率管電流使得鍵合絲自身等效電阻在D 點形成的電壓變化,經預放大電路可得:

由式(8)可知,采樣及預放大電路將C、D 兩點之間的微小電壓變化放大R11/R9倍,可通過調節R11與R9比例關系靈活調整預放大倍數,且同時能夠實現電源軌范圍內的任意放大倍數。

比較器電路簡化結構如圖4 所示。COMP 為比較器電路;SMT、INV 分別為用于整形的施密特電路及反相器電路;電容C′構成高頻快速通路,提高響應速度;參考電壓VREF與采樣放大后的電壓VSENSE進行比較,當VSENSE大于VREF時,輸出高電平,此時代表過流保護觸發,同理可得非過流情況下,比較器電路輸出低電平。

圖4 比較器電路簡化結構圖Fig.4 Simplified diagram of comparator

2 電路設計

2.1 參考電壓電路

圖5 為本文參考電壓電路具體設計。PMOS 管PM1、PM2、PM5 為電流鏡結構,為運算放大器提供正常工作時所需要的偏置電流;PM3、PM4 為運算放大器輸入對管,既能夠擁有相比于NMOS 管更低的噪聲和更高的轉換速率,又能減小輸入對管襯底偏壓效應;三極管Q1、Q2組成電流鏡結構作為運算放大器的有源負載,可以得到比MOS 管電流鏡更大的等效交流阻抗,同時三極管結構相較于MOS 管有著更小的1/f噪聲(閃爍噪聲),其呈現在輸入端的參考噪聲電壓要小得多;NPN 型三極管Q3構成了兩級運算放大器第二級,得益于共射極結構,輸出電壓擺幅接近全擺幅,同時自身增益比MOS 管或PNP 型三極管要大得多,而第二級放大器產生的噪聲對電路的影響可以等效為輸入參考噪聲電壓,其大小等于第二級放大器輸出噪聲電壓與一、二級運算放大器增益乘積的比值,由于第一級運算放大器的增益較大,因此第二級運算放大器等效輸入噪聲對電路的影響可以忽略不計;調零電阻R1、電容C1組成密勒補償結構,引入左半平面零點提高環路相位裕度及頻率穩定性。

圖5 參考電壓電路Fig.5 Reference voltage circuit

補償后的主極點頻率近似為:

式中:gm_Q3為三極管Q3的等效跨導;ro_i為對應MOS管及三極管的等效輸出阻抗。

次極點頻率為:

式中,Ceq為MOS 管NM1 的柵端等效寄生電容。

調零電阻對零點補償后,零點對應頻率為:

PM6、PM7、R2組成自偏置低壓共源共柵電流鏡結構,減少偏置電壓的產生,同時抑制溝道長度調制效應影響;NM2～NM7 用于改變接入電阻數量;為保證電路良好的匹配性,減小失配誤差,R2～R10為同種類型的多晶硅電阻,但對應的阻值大小存在差異;利用修調技術控制NM2～NM7 導通狀態,以此實現閾值設定及鍵合絲誤差校正功能,參考電壓輸出點到地等效電阻可用∑RADJ表示。

負反饋結構使得VFB等于VBG,R3電流通過電流鏡結構鏡像復制到可調電阻網絡,從而使得VREF參考電壓公式可表示為:

由式(12)可知,在實際應用中,調節R3與∑RADJ比例關系,即可得到不同的參考電壓值,具有較強的靈活性。

2.2 采樣及預放大電路

采樣及預放大電路具體電路設計如圖6 所示。PM10～PM12、二極管D1～D2、DMOS 管LD1～LD2、Q6～Q8構成預放大電路;R11=R12,RBD,POWER為鍵合絲等效電阻,其作為采樣電阻;三極管Q4、Q5、Q6為β-helper 電流鏡結構[13],為預放大電路提供偏置電流,射極跟隨器Q4的引入用于減小Q5、Q6基極電流對電流復制所造成的影響,提高鏡像復制電流的精度,Q4～Q6發射區面積之比等于1 ∶2 ∶1,Q5集電極電流IC5與IBIAS關系式為:

圖6 采樣及預放大電路Fig.6 Sensing and preamplifier circuit

本文電路設計中,NPN 三極管采用縱向三極管,其β值約為20,因此:

Q5與Q6基極-發射極電壓相等,即:

考慮Q5、Q6發射區面積比例關系,可得Q5、Q6集電極電流關系式:

同時三極管結構電流鏡在一定程度上能夠實現對溫度的補償,由Q4、Q5構成負反饋環路,抑制偏置電流隨溫度改變而改變;三極管Q7、Q8在直流條件下,保證I1、I2兩路電流相等,交流情況下提供相較于MOS 管更大的交流輸出阻抗;LD1、LD2 為高壓N型DMOS,用于保證電路工作在高壓情況下,低壓器件能夠工作在安全電壓范圍內,拓寬電路應用場景。Vb為大小合適的偏置電壓,使得LD1、LD2 在電路工作時導通。

在實際芯片制造中,由于工藝偏差會造成PM10、PM11 失配現象的發生,使得預放大電路在C、D 兩點電壓相等時,VSENSE不為0,或者是對于輸入端微小的電壓變化,不能準確放大到指定倍數,影響電路精度[14]。為此,在電路設計過程中,預放大電路采用完全對稱結構,引入共模負反饋環路,用于減少失配所造成的影響,確保A 點與B 點電壓相等。R11、R13、PM10、PM11、PM12、Q6～Q8組成負反饋環路,當A點電壓高于B 點電壓時,PM10 電流增大,對應其柵端電壓會有一定程度增加,因此PM11 電流減小,PM12 柵端電壓減小,PM12 電流增大,R11上壓降升高,從而使得A 點電壓下降,縮小A、B 兩點電壓差,達到抑制失配對運算放大器帶來的影響,保證A、B兩點電壓相等;同理,當B 點電壓高于A 點電壓時,PM12 柵端電壓增大,進而其電流減小,R11上分配的電壓減小,A 點電壓抬升,實現同樣的效果。二極管D1、D2構成鉗位電路,當E 點電壓與F 點電壓差值等于二極管導通電壓時,D1或D2導通,產生電流通路,平衡二者電壓,以此防止預放大電路兩條支路壓差過大導致的精度下降。

A、B 兩點電壓可用公式表示為:

借助運算放大器“虛短”特性可得:

采樣電壓關系表達式為:

由于I1、I2電流量級為μA 級,且RBD、RBD,POWER等效電阻為mΩ 級,因此可將VSENSE表達式近似等價為:

由式(21)可得,調節R11與R13電阻比例關系,可以實現電源軌范圍內任意放大倍數,本文中R11、R13為匹配電阻,設定的R11與R13比例關系為0.5 ∶6,即預放大倍數為12 倍。

2.3 比較器電路

為了判斷芯片是否工作在過流情況下,本文借助比較器電路,對參考電壓電路提供的可調節參考電壓與采樣預放大電路得到的采樣電壓進行比較,比較器具體電路設計如圖7 所示。NM8～NM14,PM16～PM17 構成比較器電路,考慮到比較器兩端輸入電壓較低,且為了減小噪聲對精度的影響[15],本文比較器輸入對管采用PMOS 管;PM13～PM15 為偏置電路,為比較器的正常工作提供偏置電流;NM15～NM17 及PM18～PM21 為施密特電路,對比較器輸出信號進行整形;電容C2構成高頻快速通路,提高響應速度。當流經功率管的電流大于設定電流指標時,VSENSE大于VREF,NM9 電流大于PM17 電流,此時NM14 柵極電壓接近地電位,NM14 截止,施密特電路輸入端信號為高電平,進而反相器輸出高電平,代表此時發生過流。當流經功率管的電流小于設定電流指標時,NM14導通,反相器輸出低電平。對于低頻信號,施密特電路→反向器電路→(NM10/NM13)→NM14→施密特電路構成低頻正反饋環路;對于高頻信號,C2→NM13→NM14→C2構成高頻正反饋環路。正反饋環路的存在提供了一定的遲滯范圍,提高了電路的穩定性。

圖7 比較器電路Fig.7 Comparator circuit

將參考電壓表達式(12)與采樣電壓表達式(20)聯立可得過流閾值設定表達式:

由式(22)可知,過流閾值設定可通過調節電阻網絡RADJ來實現,具有良好的線性關系,同時提高了實際應用過程中的靈活性。

3 仿真驗證

本文采用0.18 μm BCD 工藝,借助Cadence Spice仿真工具,電路工作電壓為5 V,對電路進行仿真驗證。過流保護電路過流閾值預期設計目標在典型情況下為1 A。仿真結果包括參考電壓電路運算放大器環路增益及相位裕度、功率管電流與采樣電壓關系、整體電路過流閾值隨溫度及工藝變化前仿真及版圖后仿真。

圖8 為參考電壓電路運算放大器環路增益及相位裕度仿真圖。由仿真結果可知,低頻環路增益為69.818 dB,補償后的相位裕度為80.674°,能夠提供較好的環路增益及相位裕度,具有良好的精度和頻率穩定性,滿足電路設計要求。

圖8 參考電壓電路運算放大器環路增益及相位裕度Fig.8 Reference voltage circuit operational amplifier loop gain and phase margin

圖9 為功率管電流與采樣電壓關系圖。由仿真結果可知,流經功率管電流范圍在0.5～3 A,采樣精度均為99.97%,流經功率管電流與采樣電壓具有良好的線性度,且能夠實現較大電流范圍的高精度檢測及預放大。

圖9 IPOWERMOS與VSENSE關系圖Fig.9 IPOWERMOS vs VSENSE diagram

圖10 為整體電路過流閾值隨溫度及工藝變化前仿真及版圖后仿真。后仿真結果表明,過流閾值在TT工藝、27 ℃典型情況下為1.055 A,精度為5.5%;FF工藝、-40 ℃情況下,精度最高可達到2%;最大電流誤差在9%以內。

圖10 過流閾值隨溫度及工藝變化仿真。(a)前仿真;(b)版圖后仿真Fig.10 Simulation of over-current threshold varying with temperature and process.(a) Pre-simulation;(b) Post-layout simulation

圖11 為應用本文提出的過流保護電路芯片版圖,整個芯片面積為770 μm×740 μm,其中過流保護電路所占面積為93 μm×21 μm,占總芯片面積的0.34%;在版圖設計中充分考慮了器件的對稱匹配以及高壓隔離結構設計;同時,為避免額外的電流波動對電路采樣精度的影響,對RBD所處PAD 不引入電源線為其他模塊供電。

圖11 芯片版圖Fig.11 Chip layout

將本文提出的過流保護電路與其他文獻對比,相較于文獻[8]采用功率管導通電阻采樣結構,本文提出的鍵合絲采樣方式克服了工藝制造所引起的非線性失配誤差;本文過流閾值精度可達5.5%,優于文獻[9]的10%精度。

4 結論

本文基于0.18 μm BCD 工藝提出了一種應用于鋰電池保護芯片的高精度過流保護電路,電流采樣方式直接由鍵合絲實現,相較于傳統結構避免了額外導通電阻及功耗的引入,其等效電阻阻值量級為mΩ,即使在負載電流達到1 A 的情況下,相較于典型5 W 功率輸出,其能效損失僅為15 mW,占總體能效的0.3%;電路結構簡潔、采樣精度高、過流閾值設置靈活,高壓管的引入拓寬了實際應用領域。通過仿真結果可知,電路設計符合預期目標要求。