丁繼 唐開鋒



摘?要:為了分析功率MOSFET關斷特性,本文基于結電容的概念探討了功率MOSFET關斷過程的機理并推導了數學模型,表明了MOSFET關斷過程存在“柵控”和“容控”兩種控制模式;建立了功率MOSFET的Spice模型,仿真結果對數學模型進行了驗證;設計了雙脈沖實驗,實驗結果與模型和仿真結果一致。研究結論有助于器件設計優化和應用改善。
關鍵詞:關斷特性;結電容;Spice模型;雙脈沖
1 引言
功率 MOSFET(metal-oxide-semiconductor field-effecttransistor,金屬氧化物場效應管 ) 作為開關器件在電力電子領域廣泛應用,隨著新能源技術的發展,第三代半導體技術的成熟,功率 MOSFET 迎來了快速發展的機會,但復雜多樣的應用環境,各不相同的器件參數,給功率 MOSFET 設計和應用提出新的要求。功率MOSFET 關斷特性是器件應用的重要影響因素,在大功率、冷啟動或者短路保護等應用中,由于電流較大,關斷速度較快,常常出現嚴重的振蕩,導致電磁干擾、性能降低甚至系統失效的問題 [1]。結電容是功率 MOSFET內部寄生電容,與器件關斷特性密切相關 [2],基于結電容概念對功率 MOSFET 關斷過程進行分析,建立 Spice模型進行仿真,并設計了雙脈沖實驗進行驗證。通過對結電容對功率 MOSFET 關斷特性的影響進行分析,有利于設計和應用人員對器件特性的了解,有助于器件設計優化和應用改善。
2 功率MOSFET關斷過程分析
功率 MOSFET 內部存在不同的寄生電容,柵極和源極之間的電容 Cgs 又叫做輸入電容,漏極和源極之間的電容 Cds 又叫做輸出電容,漏極和柵極之間的電容Cgd 又叫做米勒電容。通常數據手冊上提供的電容為C CC iss gs rss=+、 C C rss gd=和 C CC oss ds gd=+[3]。器件的關斷過程同時也是結電容的充電過程,因此器件的關斷特性與三個電容密切相關。
2.1 關斷過程
功率 MOSFET 應用在不同拓撲中,但基本結構如圖 2 所示。當下管關閉的時候,根據電感電流不突變的特性,電感電流 iL 幾乎不變,可以將電感當作恒流源;下管電壓升高的同時上管的電壓按照相同的變化率降低,可以認為是兩個并聯的電容。等效電路如圖 3 所示,其中 Cgd 、 Cds 為下管的結電容, Cp 為上管的結電容以及寄生電容;iL 為關閉時刻電感電流;iCh 為下管溝道電流。因此,當器件關閉的時候,電感電流 iL 分為 iCgd 、iCds 、?iCp 和?iCh 幾部分。
2.2 關斷兩種控制方式
通常我們認為器件的關斷速度 (dv/dt) 由公式 (1) 決定 [4],在這種情況下,當 iL 電流保持不變,關斷速度由器件的結電容決定,電容越大,關斷速度越慢;電容越小,關斷速度越快。電感電流完全用于電容充電,溝道電流 iCh 為 0,關斷速度較快,稱這種控制模式為“容控”。
“容控”的理論需要滿足一個前提,即驅動電路提供的驅動電流不受限制。在實際應用當中,由于器件的寄生電阻、線路阻抗、驅動電路驅動能力或者關斷電阻,驅動電流 ig 不是無限大。當 Cgd 分得的電流 iCgd 小于驅動電流 ig ,此時關斷 dv/dt 為公式 (1) 決定的“容控”模式。當 Cgd 分得的電流大于驅動電流, iCgd 最大只能到驅動電流,不能繼續增加,dv/dt 不能無限制增加,此時關斷dv/dt 受式 (2) 控制,即器件的關斷速度主要由結電容Cgd 和驅動參數決定,增加電感電流不能增加關斷速度,多余的電流從器件溝道流過, iCh 電流不為 0,稱這種控制模式為“柵控”。
在器件在關斷過程中, iCgd 滿足式 (4) 的關系, iCgd與 dv/dt 不直接相關,主要決定于電容的比例和電流的大小,由于功率 MOSFET 的非線性特性,當電感電流iL 固定時,在器件關斷過程中可能存在“柵控”和“容控”分段存在的現象,如先進入“容控”,再進入“柵控”。
3 基于Spice仿真分析
我們建立了 Spice 模型 [5][6],并帶入不同的電容曲線對 MOSFET 關斷過程進行分析。仿真軟件為 Pspicelite,仿真電路為雙脈沖電路,通過改變電容曲線和電感電流,觀察 100~300 V 范圍內的 dv/dt 變化。
圖 4 為第一種電容曲線的仿真結果。如圖所示,柵壓 Vgs 進入到米勒平臺后,溝道電流少量減小, Vds 電壓緩慢上升;在進入到米勒平臺后段,Vds 電壓快速上升,同時溝道電流 iCh 快速下降到 0,電路中的 iL 電流轉移到結電容中,因此 dv/dt 快速上升;當 iL 電流由 5 A 增加到 10 A 時,dv/dt 由 26.2 V/ns 增加到 52.2 V/ns,關斷過程處于“容控”模式。應用中如果想減小“容控”下的關斷速度,可以增加 Cds 電容。
圖 5 為第二種電容曲線的仿真結果。在 Vds 電壓快速上升階段,溝道電流不為 0,只有部分電流轉移到結電容中,因此關斷 dv/dt 上升較慢。當 iL 電流由 5 A 上升到 10 A,關斷 dv/dt 由 12.6 V/ns 上升到 13.8 V/ns,幾乎不變,關斷過程處于“柵控”模型。應用中如果想減小“柵控”下的關斷速度,可以增加驅動關斷電阻。
圖 6 為第三種電容曲線的仿真結果。在 5 A 電流的工況下與第一種電容曲線相同,溝道中沒有電流,關斷過程處于“容控”模式。當電流上由 5 A 上升到 10 A,溝道電流先下降為0后又上升,dv/dt也是有一定的增加。關斷過程經歷了由“容控”進入“柵控”的過程。
器件設計和應用中,應當使正常工作時器件處于容控,可以減小系統損耗;而在冷啟動或者短路保護時,電流突然增加,器件處于柵控,可以減小關斷 dv/dt,避免產生振蕩損壞器件。
4 雙脈沖測試驗證
通過雙脈沖實驗對器件關斷過程進行驗證。雙脈沖平臺為自主設計,包含了信號源 Agilent 81110A,1 000 V 高壓電源模塊,示波器 Keysight DSO9104A。待測器件為 3 A 700 V 超結 MOSFET 產品,驅動電壓10 V,電感 1.2 mH,改變條件看關斷電壓 100~300 V的 dv/dt 變化。
保持電流 iL 不變,逐漸增加關斷電阻 Rg。結果如圖 7 所示,當 Rg 小于 200 Ω 時,增加 Rg 對器件關斷 dv/dt幾乎沒有影響,但 Rg 超過 200 Ω 時,繼續增加 Rg 將減小器件關斷 dv/dt。由于增加 Rg 會減小線路的驅動電流,當驅動電流小于 Cgd 分得的電流后,器件由“容控”進入“柵控”,繼續增加 Rg 減小關斷的 dv/dt。
保持 Rg 不變,逐漸增加 iL 電流,當電流小于 1.78 A時,關斷 dv/dt 隨著 iL 的增加而增加;但 1.78 A 以后,增加 iL 并不能改變關斷 dv/dt。當電流較小時,器件處于“容控”,關斷 dv/dt 隨電流增加而增加;當電流較大時,Cgd 分的電流大于驅動線路提供的電流,器件進入“柵控”,驅動保持不變時,關斷 dv/dt 不隨電流變化而變化。
5 結語
功率 MOSFET 在關斷過程中存在“柵控”和“容控”兩種控制模式,其中“柵控”中關斷速度由驅動線路和Cgd 決定,與電感電流無關;而“容控”模式中關斷速度由電感電流和 Coss 決定,與驅動線路無關。根據電容的比例,關斷過程中可以在不同階段存在不同的控制模式。本文建立了器件的 Spice 模型驗證了相關理論,并分析了兩種模式下的溝道電流;設計的雙脈沖實驗驗證了兩種模式的存在。
分析過程中忽略了電容的非線性、寄生電感、跨導以及閾值電壓等因素的影響,同時“柵控”和“容控”兩種模式和電容之間的規律缺乏量化分析,問題將在后續工作中繼續研究。
參考文獻:
[1] 劉松,曹雪,劉瞻.超結高壓MOSFET驅動電路及EMI設計[J].電子產品世界,2021(6):77-82.
[2] 余寶偉.大功率SiC MOSFET驅動電路及功率回路振蕩問題研究[D].北京:北京交通大學,2021.
[3]BALIGAJB. Fundamentalsofpowersemiconductor devices[M].Springer International Publishing AG. 2018:410-414.
[4] ZOJERB, VILLACH.Anewgatedrivetechnique for superjunctionMOSFETStocompensatetheeffects ofcommonsourceinductance[C].IEEEAppliedPower ElectronicsConferenceandExposition(APEC),2018: 2763-2768.
[5]LAAFARS, MAALIA,BOUMAAZ N.Spiceelectrical model of cool mostransistor considering quasi-saturation effect[J].Journalof TheoreticalandAppliedInformation Technology, 2020,98(11),1927-1936.
[6]DUANJL,FANT, WENXH.ImprovedSiCpower MOSFET model considering nonlinear?junction capacitances[C]. IEEE Transactions on Power Electronics, 2018:2509-2517.