一種高壓電平位移電路設(shè)計(jì)

何寧業(yè)，方昊，王云然

（黃山學(xué)院信息工程學(xué)院，安徽黃山，245041）

1 研究背景

在當(dāng)代信息產(chǎn)業(yè)架構(gòu)中，集成電路無疑占據(jù)著核心地位，也在新一輪技術(shù)革命中掌握著主導(dǎo)力量。近年來，作為集成電路發(fā)展的關(guān)鍵部分，半導(dǎo)體技術(shù)及其制造工藝不斷發(fā)展、完善和提高。其中，高性能MOSFET器件由于占用面積小、整合度高、驅(qū)動(dòng)功率低、控制能力強(qiáng)等特點(diǎn)，逐漸廣泛應(yīng)用于各個(gè)電氣設(shè)備領(lǐng)域。在整機(jī)系統(tǒng)中，控制電路的輸出信號(hào)一般為PWM脈沖[1]，但是其電流和電壓特性不足以驅(qū)動(dòng)MOSFET等功率器件，因此需要相應(yīng)的驅(qū)動(dòng)電路構(gòu)建橋梁，對該P(yáng)WM信號(hào)進(jìn)行放大使之具有一定的功率處理能力，并對功率器件的柵極電容進(jìn)行充電，使其工作在接近理想的開關(guān)狀態(tài)下，從而實(shí)現(xiàn)對于功率開關(guān)器件的合理控制和應(yīng)用，提高系統(tǒng)整體效能。

近年來，MOSFET半橋驅(qū)動(dòng)技術(shù)在電機(jī)驅(qū)動(dòng)、開關(guān)電源、電子整流器[2]以及通訊等領(lǐng)域的應(yīng)用日漸廣泛，然而國內(nèi)目前對于該類電路的研究尚處于起步階段，系統(tǒng)知識(shí)掌握有限，實(shí)踐操作經(jīng)驗(yàn)匱乏，應(yīng)急處理方案不足，大部分市場仍被國外的幾大知名公司所壟斷。因此，國內(nèi)迫切需要研制出具有自主知識(shí)產(chǎn)權(quán)的并且適用于半橋驅(qū)動(dòng)電路中進(jìn)行信號(hào)調(diào)試、提高功率處理效能的電路設(shè)計(jì)方案。

相較國內(nèi)，國外對于功率集成電路的相關(guān)技術(shù)研究起步較早，始于二十世紀(jì)七十年代后期，如歐洲飛利浦、美國德州儀器等知名企業(yè)，主要采用雙極結(jié)型晶體管BJT和柵極可關(guān)斷晶閘管GTO等功率器件[3]，但是由于所需驅(qū)動(dòng)電流較大，因此驅(qū)動(dòng)電路設(shè)計(jì)難度大、成本消耗高，發(fā)展十分緩慢；至八十年代，隨著壓控功率器件的產(chǎn)生和不斷優(yōu)化（如MOSFET、DMOS等），電路驅(qū)動(dòng)電流大幅度減小，從而使得整體和局部電路設(shè)計(jì)更加簡易，人力及物力成本大大降低，新型驅(qū)動(dòng)電路的發(fā)展勢頭空前迅猛[4]，吸引著眾多制造廠商紛紛加入研究和制造的浪潮，產(chǎn)品市場規(guī)模穩(wěn)步擴(kuò)增。

受各方因素影響我國的電路制造業(yè)起步較晚，工藝水平相對國外落后[5]。近年來，經(jīng)過不斷地努力，國內(nèi)的臺(tái)積電、華潤上華等工藝廠商也逐步擴(kuò)大對于驅(qū)動(dòng)電路的借鑒學(xué)習(xí)和自主研制力度，基本掌握了電路設(shè)計(jì)原理及其有關(guān)控制技術(shù)，并開發(fā)出相應(yīng)功能的BCD工藝平臺(tái)[6]。但是由于起步時(shí)間晚、人力和物力資源欠缺等，目前我國對于功率驅(qū)動(dòng)電路的研究與發(fā)達(dá)國家相比仍然存在著較大的差距[7]，尤其是在生產(chǎn)實(shí)踐中依然存有許多問題，如功率處理能力匱乏、產(chǎn)業(yè)化程度低下等，因此，亟需科技研究者和相關(guān)工作人員提高重視程度，擴(kuò)充知識(shí)儲(chǔ)備，爭取早日推動(dòng)我國的集成電路產(chǎn)業(yè)跨向新的臺(tái)階。

2 總體方案

在整機(jī)系統(tǒng)中，控制電路輸出的低壓邏輯信號(hào)常常無法驅(qū)動(dòng)MOSFET等功率器件，因此需要設(shè)計(jì)合理的驅(qū)動(dòng)電路將其放大，使之具有一定的功率處理能力，從而滿足對于功率開關(guān)器件的控制需求。基于此問題，本文設(shè)計(jì)研究驅(qū)動(dòng)電路中的高壓電平位移電路模塊，使功率電源轉(zhuǎn)換至高邊浮動(dòng)電源，保證高邊驅(qū)動(dòng)信號(hào)可以開啟和關(guān)斷高壓功率器件，從而實(shí)現(xiàn)電路功能，降低開關(guān)損耗。

本文設(shè)計(jì)的高壓電平位移電路包括LDMOS模塊、濾波延時(shí)模塊、三級(jí)反相器緩沖模塊和RS觸發(fā)器模塊。首先，由前級(jí)電路產(chǎn)生的兩路窄脈沖信號(hào)分別作為LDMOS電路模塊的兩路信號(hào)輸入，經(jīng)過RC濾波延時(shí)模塊降低噪聲干擾，提高電路可靠性能，然后經(jīng)延時(shí)濾波后的信號(hào)進(jìn)入三級(jí)反相器電路實(shí)現(xiàn)脈沖延遲和信號(hào)整形，最后通過RS觸發(fā)器將兩路信號(hào)轉(zhuǎn)為一路方波信號(hào)，便于后級(jí)驅(qū)動(dòng)負(fù)載。此設(shè)計(jì)不僅能夠?qū)崿F(xiàn)電平位移，也得以在滿足功耗小的前提下較好地保障電路的驅(qū)動(dòng)能力。

3 關(guān)鍵電路設(shè)計(jì)

3.1 CMOS反相器

CMOS反相器是數(shù)字集成電路設(shè)計(jì)最基本的單元電路，其具有集成度高、占用面積小、驅(qū)動(dòng)能力強(qiáng)、電壓范圍寬以及靜態(tài)功耗低、抗干擾能力強(qiáng)等優(yōu)點(diǎn)，被廣泛應(yīng)用于現(xiàn)代數(shù)字電路設(shè)計(jì)中[9]。因此，選用CMOS反相器及其延伸電路作為本次半橋驅(qū)動(dòng)電路中高壓電平位移電路研究的基礎(chǔ)，也是保障簡易電路分析、優(yōu)化實(shí)驗(yàn)結(jié)果的關(guān)鍵步驟。CMOS反相器基本電路結(jié)構(gòu)如下圖1所示。

圖1 CMOS反相器電路圖

CMOS反相器電路是由兩個(gè)增強(qiáng)型的MOS場效應(yīng)管組成的互補(bǔ)推拉式結(jié)構(gòu)，由圖示可以看出相當(dāng)于兩者的“串聯(lián)”。其中，M0為P溝道增強(qiáng)型MOS管，一般稱作負(fù)載上拉管；M0’ 為N溝道增強(qiáng)型MOS管，一般作為驅(qū)動(dòng)下拉管。兩個(gè)MOS管柵極連接在一起，作為反相器電路的信號(hào)輸入端；各自襯底分別與它們的源極相連，并且M0的源極接電源電壓VCC、M0’的源極接地GND；另外，M0和M0’的漏極互相連接共同作為CMOS反相器的輸出端。

根據(jù)正邏輯約定，記高電平為邏輯“1”狀態(tài)，低電平為邏輯“0”狀態(tài)。CMOS反相器的基本原理為：當(dāng)輸入VIN為低電平“0”時(shí)，P溝道增強(qiáng)型MOS管M0導(dǎo)通，并且導(dǎo)通內(nèi)阻很低，約小于1kΩ，而N溝道增強(qiáng)型MOS管M0’截止，截止內(nèi)阻極高，可達(dá)108～109Ω，即流過M0和M0’的靜態(tài)電流極小，因此在滿足靜態(tài)功耗小的有利條件下使VCC與VOUT之間形成通路，產(chǎn)生一個(gè)高電平輸出電壓“1”；而當(dāng)輸入VIN為高電平“1”時(shí)，M0管截止且M0’管導(dǎo)通，VOUT與接地節(jié)點(diǎn)NET之間形成通路，產(chǎn)生一個(gè)穩(wěn)定的低電平輸出“0”。

綜上所述，在靜態(tài)下，無論輸入是高電平還是低電平，M0和M0’總是工作在一者導(dǎo)通而另一者截止的狀態(tài)，正如所謂的“互補(bǔ)”狀態(tài)，即共同實(shí)現(xiàn)了CMOS反相器的“反相”功能。

3.2 LDMOS電路模塊

LDMOS是一種多數(shù)載流子導(dǎo)電器件，在頻率穩(wěn)定、高增益、低噪音等方面有著出眾的性能，被廣泛應(yīng)用于10～1200V甚至2000V的電壓領(lǐng)域。它是一種最早開發(fā)的雙擴(kuò)散結(jié)構(gòu)可集成橫向功率器件，由于更容易與CMOS工藝兼容，也成為了目前最為主流的功率集成器件之一。本文所設(shè)計(jì)的LDMOS電路模塊如圖2所示。

圖2 LDMOS 電路圖

D1和D2為二極管，它們的正向?qū)▔航礦DF=0.5～0.7V，反向擊穿電壓約為30V，在電路中起到雙倍穩(wěn)壓的作用。此外，為了保護(hù)柵極和襯底之間的柵氧化層不被擊穿，CMOS的輸入端常常加有保護(hù)電路，由于二極管的鉗位作用，也能夠使得后級(jí)MOS管在正或負(fù)尖峰脈沖作用下不易發(fā)生損壞；利用電阻R1、R2和R3降低LDMOS管的導(dǎo)通電流，即限制支路電流，從而減少電路功耗，其次，當(dāng)LDMOS導(dǎo)通時(shí)在電阻R1和R2上產(chǎn)生壓降△V，也能夠保證后級(jí)濾波延時(shí)電路的安全性和可靠性。

3.3 三級(jí)反相器緩沖電路模塊

本論文設(shè)計(jì)的三級(jí)反相器緩沖電路結(jié)構(gòu)如上圖3所示，用于實(shí)現(xiàn)脈沖反相，同時(shí)也增大電路驅(qū)動(dòng)能力，對信號(hào)起脈沖整形和信號(hào)緩沖作用。三級(jí)反相器緩沖電路中輸入信號(hào)IN為前級(jí)濾波延時(shí)電路產(chǎn)生的輸出信號(hào)，功率管M8和M9、M10和M11、M12和M13分別組成三個(gè)相同的CMOS反相器“串聯(lián)”組成三級(jí)反相器電路，其中各CMOS反相器中的P溝道增強(qiáng)型MOS管作為負(fù)載管， N溝道增強(qiáng)型MOS管作為驅(qū)動(dòng)管。

圖3 三級(jí)反相器緩沖電路圖

3.4 RS觸發(fā)器電路模塊

由于前級(jí)濾波電路輸出的兩路窄脈沖寬度的信號(hào)不能驅(qū)動(dòng)功率器件，因此需要通過RS觸發(fā)器將其還原為一路方波信號(hào)，即將原來為上升沿觸發(fā)的信號(hào)還原為高電平，下降沿觸發(fā)的信號(hào)還原為低電平，從而便于后級(jí)電路驅(qū)動(dòng)負(fù)載。

本文設(shè)計(jì)的RS觸發(fā)器電路由兩個(gè)CMOS與非門輸入與輸出交叉耦合共同構(gòu)成，其中，單個(gè)CMOS與非門電路結(jié)構(gòu)如圖4所示。

圖4 CMOS與非門電路圖

CMOS與非門電路由兩個(gè)并聯(lián)的P溝道增強(qiáng)型MOS管M14、M15和兩個(gè)串聯(lián)的N溝道增強(qiáng)型MOS管M16、M17組成，A、B為電路的輸入端且Y為輸出端。CMOS與非門的工作原理為：當(dāng)A=1、B＝0時(shí)，M14導(dǎo)通、M17截止，故Y=1；而當(dāng)A＝0、B=1時(shí)，M15導(dǎo)通、M16截止，也使Y=1；只有在A＝B=1時(shí)，M14和M15同時(shí)截止且M16和M17同時(shí)導(dǎo)通，才有Y＝0。由此得出，Y和A、B間為“與非”關(guān)系。

MOS 管 M14、M15、M16、M17 和 MOS 管 M14’、M15’、M16’、M17’分別構(gòu)成上下兩個(gè)與非門，R和S為信號(hào)輸入端，其中R為置位端，S為復(fù)位端，Q和Q’分別為信號(hào)的輸出端且兩者的邏輯電平相反。

RS觸發(fā)器以低電平作為輸入信號(hào)。由于當(dāng)輸入信號(hào)同時(shí)為“0”狀態(tài)時(shí)會(huì)發(fā)生輸入競爭現(xiàn)象，屬于非法輸入電平，故該RS觸發(fā)器的約束條件為輸入信號(hào)不能同時(shí)為“0”。基于此條件下，由與非門構(gòu)成的RS觸發(fā)器電路的基本工作原理如表1所示：當(dāng)輸入 R為“0”且 S為“1”時(shí)，觸發(fā)器置“0”；當(dāng)輸入 R為高電平“1”且 S為低電平“0”時(shí)，觸發(fā)器置高電平“1”；當(dāng)輸入R和S同時(shí)為高電平“1”時(shí)，輸出保持不變。RS觸發(fā)器特性如下表1所示。

表1 由與非門組成的RS觸發(fā)器特性表

4 仿真結(jié)果分析

運(yùn)用專業(yè)仿真軟件HSPICE對本文設(shè)計(jì)的高壓電平位移電路進(jìn)行總體仿真，其中，邏輯電源電壓VCC=15V，浮動(dòng)電源電壓VB=8V，控制電壓VCCL=1.8V。

LDMOS電路模塊中，兩窄脈沖信號(hào)IN1和IN2分別對應(yīng)前級(jí)脈沖電路輸入方波信號(hào)上升沿和下降沿，二者脈沖寬度均約為1μs，OUT1和OUT11為兩個(gè)輸出信號(hào)，電壓仿真波形如圖5所示，可實(shí)現(xiàn)脈沖電壓從0～3.3V到5.04～8V的平移。

圖5 LDMOS模塊波形圖

RS觸發(fā)器模塊仿真中，前級(jí)三級(jí)反相器電路產(chǎn)生的兩個(gè)輸出信號(hào)OUT4和OUT44分別對應(yīng)RS觸發(fā)器電路的輸入信號(hào)，電壓仿真波形如圖6所示，輸出端OUTQ約為5～8V、占空比為53.58%、周期為1.069μs的方波信號(hào)。綜上所述，經(jīng)過 RS觸發(fā)器后，原兩路脈沖信號(hào)還原為一路方波信號(hào)，符合設(shè)計(jì)需求。

圖6 RS觸發(fā)器模塊波形圖

5 小結(jié)

本文實(shí)現(xiàn)了一種高壓電平位移電路的仿真設(shè)計(jì)，其核心是LDMOS電路，并在此基礎(chǔ)上又添加了包括三級(jí)反相器緩沖電路模塊、RS觸發(fā)器電路模塊等關(guān)鍵模塊。兩路窄脈沖信號(hào)分別控制兩高壓LDMOS管的開啟和關(guān)斷，通過LDMOS模塊將低電源軌信號(hào)傳輸?shù)礁?dòng)高電源軌，實(shí)現(xiàn)功率驅(qū)動(dòng)電路功能；利用兩級(jí)反相器對電路進(jìn)行緩沖，實(shí)現(xiàn)脈沖整形；通過濾波延時(shí)電路濾除信號(hào)傳輸過程中產(chǎn)生的噪聲dv/dt，提高電路抗干擾能力；最后通過RS觸發(fā)器電路將兩路脈沖信號(hào)轉(zhuǎn)換為一路方波信號(hào)，便于后級(jí)電路驅(qū)動(dòng)負(fù)載。在整體電路設(shè)計(jì)中，為了優(yōu)化電路運(yùn)行結(jié)果還添加了多級(jí)反相器緩沖電路，不僅實(shí)現(xiàn)了信號(hào)延遲和整形，也有效地增大了電路的驅(qū)動(dòng)能力，一定程度上提高了電路的穩(wěn)定性能。最后利用專業(yè)軟件對電路進(jìn)行仿真分析，驗(yàn)證設(shè)計(jì)合理性。