基于FPGA的三維閃電探測儀電路系統設計

李 力, 彭 軍, 藍天飛, 甘少明

(1. 湖北省氣象信息與技術保障中心, 武漢 430074； 2. 十堰市氣象局, 湖北 十堰 442011)

閃電定位探測在閃電研究、 監測與防護領域處于核心地位, 開展閃電定位探測設備研發與數據應用可有效減少閃電災害對人們生命財產造成的損失[1-2]. 傳統的二維閃電探測系統[3-4]只能監測云地閃電, 不能監測云中閃電； 只能二維定位, 無法探測閃電高度與三維定位. 此外, 二維閃電探測儀鑒別閃電信號波形速度較慢且不準確, 探測數據受元器件老化影響而發生變化; 設計使用四塊線路板, 元器件數量較多, 集成度較低、 可靠性較差、 升級空間較小, 只能選用線性電源工作, 對供電穩定性要求嚴格. 文獻[5]利用三維閃電監測網LINET探測云地閃電和云閃電, 使定位誤差小于150 m的概率接近50%; 文獻[6]開發出可更精準監測放電軌跡的閃電成像陣列, 定位數據質量顯著提高. 但國外的探測設備硬件設計均相對復雜, 與國內三維閃電定位數據處理中心等軟件系統不完全兼容, 且成本較高[7].

針對二維閃電探測儀開發和使用中出現的問題, 結合IMPACT-ESC系統結構、 LINET三維定位技術和波形鑒別技術的特點, 用超大規模現場可編程門陣列(FPGA)、 片上可編程系統與現代電子表面貼裝工藝等技術研制抗干擾的三維閃電探測儀[8]. 本文研究探測儀電路與系統組成、 正交環天線設計、 信道與信號處理及電源模組與轉換效率, 以實現波形快速鑒別、 元件高度集成、 設備功耗較低、 電源適應性強, 穩定可靠的三維閃電探測儀.

1 電路系統組成

三維閃電探測系統由三維閃電探測儀、 定位數據處理中心與數據庫、 圖形顯示與產品制作子系統組成. 系統利用全球導航衛星系統(GNSS)精確測量雷暴(云地閃電、 云閃電)放電生成的甚低頻、 低頻電磁脈沖抵達時間, 同時使用現代通信網絡技術結合多站探測儀時差定位方法[9-10], 實時測量云地回擊、 云內閃電發生的時間、 平面位置、 高度、 極性、 強度等參數進行閃電探測與三維定位.

三維閃電探測儀電路與系統主要由天線、 信道處理、 數字信號處理以及電源等部分組成[11-12]. 探測儀前置信道板包含天線接口、 信號前端處理和自檢等模塊. 供電模組采用環境適應能力強的開關電源, 通過設計獲取多種電壓. 探測儀電路與系統開發時運用了大量先進的前級信號處理方法, 研制低噪聲的電源模組, 減少電路系統背景噪聲, 提高信道增益能力. 信道板使用表面貼裝元器件與多層板設計理念, 有效減少布線面積以降低外界電磁干擾. 信號前端放大電路使用極低輸入噪聲、 低輸入偏移電壓、 低輸入偏移電流的高性能低噪聲運算放大器, 保證天線信號的放大質量. 使用Quartus Ⅱ綜合開發軟件與程控濾波器方法將信道板電源層和數字連接部分進行電磁干擾(EMI)分析, 以減少最終輸出信號的背景噪聲, 將噪聲信號幅值控制在較小范圍[13]. 探測儀應用增益切換控制技術, 通過系統軟件與硬件結合, 使輸出信號幅值的動態范圍提高至60 dB[14-16].

系統信號處理主板核心部分是FPGA, 使用片上可編程系統在FPGA內靈活搭建嵌入式處理器NIOS Ⅱ便于組合總線資源, 增加設計穩定性、 減少硬件復雜性. 由于FPGA具有豐富的可編程接口和快速的邏輯門電路構建能力, 因此系統選擇集成閃電信號處理模塊、 溫度芯片控制模塊、 遠距離無線電(LORA)和網絡等通信接口單元、 顯示與存儲管理單元在FPGA內部[17-18]. 主板其他組成部分包括FPGA配置芯片、 調試接口、 靜態隨機存取存儲器(SRAM)與FLASH存儲芯片、 GNSS與恒溫晶振、 數字溫度傳感器、 狀態顯示單元與信號后端處理模塊等, 三維閃電探測儀電路系統原理如圖1所示.

圖1 系統電路原理框圖Fig.1 Block diagram of system circuit principle

2 接收天線設計

小環天線是導體長度小于0.085λ(λ為無線電波波長)的環形天線, 其接收電磁信號增益最強方向與環平面垂直, 最弱方向與環平面平行. 三維閃電探測儀天線選用小環天線設計, 接收天線使用正交環結構, 垂直于水平面以辨別方向, 水平極化的饋電端點位于天線底部. 由于環的導體長度小于0.085λ, 因此接收天線可測得近似8字形狀的電磁輻射信號, 理想的小環天線Smith圓如圖2所示.

圖2 理想小環天線Smith圓Fig.2 Smith circle of ideal small loop antenna

探測儀天線是正交多圈調諧環, 接收信號是環天線兩端點之間的電壓, 其電壓值

(1)

其中A為環面積,N為環圈數,E為射頻場強,θ為環平面與信號源的夾角,λ為工作波長.有效高度指地面上一段垂直導線的高度或長度, 該段導線可傳遞給接收機相同的電壓值[19], 有效高度h的表達式為

(2)

根據式(2)可知, 探測儀正交環天線的有效高度較小, 即天線可提供給處理電路的信號非常微弱. 探測儀正交環天線接收信號的頻率小于350 kHz, 被測信號波長均大于1 km, 由于人為制造該波長的電磁波信號非常困難, 因此僅通過理論計算天線實際增益. 正交環天線獲得較高的信號精度需達到靜電平衡, 否則由于天線效應可能會出現小尺寸、 無方向性的垂直工作狀態. 因此, 探測儀通過加裝屏蔽罩避免天線效應, 使環天線更接近理想狀態.

3 信道信號處理

三維閃電探測儀的信道與信號處理系統核心設計包括信號前端處理、 FPGA處理、 嵌入式中央處理器(CPU)結構等部分.

3.1 信號前端處理設計

閃電探測儀信道板主要由四部分構成： 天線信號低噪聲放大器、 天線自檢控制、 增益控制與信號濾波, 信號前端處理流程如圖3所示. 信道單元的設計特點如下： 1) 實現增益自動控制, 探測參數按國家雷電監測網要求[20], 處理信號的幅值為-10～+10 V; 2) 電場通道采用工頻濾波和橢圓濾波兩種方式降低噪聲信號, 同時對電場信號E進行相位修正, 與磁場信號B的相位保持一致[21]; 3) 使用雙Butterworth高通濾波器檢出電場與磁場信號中的高頻干擾成分[22]; 4) 對磁場信號采用程控濾波方法, 根據磁場信號的特點設定濾波方式, 控制信道帶寬, 減少干擾.

圖3 信號前端處理框圖Fig.3 Block diagram of signal front-end processing

3.2 FPGA處理設計

閃電處理模塊采用FPGA硬件語言編寫, 它集成了AD控制器、 時間同步控制、 數據緩存單元、 平滑濾波、 信道控制和閃電處理單元等子模塊. 系統設計使用超過35 000個數字邏輯電路基本單元, 利用FPGA構建高速數字接口控制電路、 數字邏輯判別電路和數字信號處理單元； 使用高精度GNSS時鐘同步和10 MHz恒溫晶振, 提供計數時鐘保證時間精確性(精度100 ns)； 使用12 bit分辨率提高采樣數據精度； 通過去除背景噪聲減少低噪聲對幅值較小信號分析的影響, 并使用平滑濾波除去高頻干擾, 以準確確定閃電輸入信號的絕對時間[23], FPGA處理設計如圖4所示.

圖4 FPGA處理框圖Fig.4 Block diagram of FPGA processing

3.3 嵌入式CPU設計

NIOS Ⅱ是片上可編程系統, 可靈活構建CPU. 探測儀系統將內存管理、 網絡通信、 液晶終端顯示、 AD與DA控制的IP核等設計到CPU內, 各IP核數據通過AVALON總線與嵌入式軟核進行交互, 形成滿足系統需求的定制型CPU, 在實際應用中具有較大的靈活性和便利性, 系統嵌入式CPU結構設計如圖5所示.

圖5 CPU結構框圖Fig.5 Block diagram of CPU structure

4 電源設計實驗

三維閃電探測儀電源需滿足強的電網適應能力、 抗干擾能力和自我保護能力, 并要求低輸出噪聲. 系統電源設計采用開關電源, 由于開關電源噪聲較大(尖峰脈沖噪聲可達100 mV), 因此消除電源噪聲至關重要.

4.1 電源模組設計

合理選擇將正電壓轉換成負電壓的電路拓撲類型可有效降低開關電源噪聲. 通過電源模組布線仿真與表面貼裝元器件工藝, 采用共模濾波和EMI噪聲仿真分析, 可使電源紋波噪聲的峰值小于20 mV, 滿足電路系統對電源的性能要求, 電源模組設計如圖6所示.

圖6 電源模組框圖Fig.6 Block diagram of power module

三維閃電探測儀電源模組設計優點如下：

1) 交流電AC輸入范圍為100～260 V, 電網波動適應能力較強；

2) 探測儀運行僅需24 V直流輸入電壓, 可支持太陽能蓄電池等其他供電方式；

3) 二次電壓轉換使用開關電源穩壓芯片可顯著提高電源效率, 有效降低整機功耗.

4.2 轉換效率實驗

二次電壓轉換電路采用美國國家半導體公司的單片集成開關電源穩壓芯片LM2676進行開發, 其電壓轉換電路設計如圖7所示.

圖7 正電壓轉換電路Fig.7 Positive voltage conversion circuit

LM2676芯片具有較寬的輸入電壓(8～40 V), 低至150 mΩ的開關導通電阻, 最高可達3 A的輸出電流. 電源轉換效率為

(3)

其中VIN為輸入電壓,VOUT為輸出電壓,VD為Schottky二級管正向導通電壓,VSW表示DMOS管開關導通壓降. 根據式(3)可計算電源二次電壓轉換效率, 轉換效率實驗結果如圖8所示. 由圖8可見, 三維閃電探測儀電源輸入電壓為8～40 V, 二次電壓的轉換效率大于80%, 最高轉換效率達94%.

圖8 二次電壓轉換效率Fig.8 Secondary voltage conversion efficiency

電源輸出電壓與結溫tJ的關系如圖9所示. 由圖9可見, 當電源輸入電壓為20 V時, 結溫在-25～+25 ℃內的輸出電壓幾乎不變. 實驗結果表明, 該電源設計保證了大電流輸出, 并能有效降低發熱功耗, 從而提高電源穩定性.

圖9 輸出電壓與結溫的關系Fig.9 Relationship between output voltage and junction temperature

綜上所述, 本文針對傳統二維閃電探測儀只能探測云地閃電和二維定位, 無法測量云中閃電高度與三維定位, 鑒別閃電信號波形速度較慢且不準確, 數據質量受元器件老化影響, 且元器件數量較多、 集成度較低、 可靠性較差、 升級空間較小, 只能用線性電源工作, 供電穩定性要求嚴格等問題, 使用FPGA、 片上可編程系統與現代電子表面貼裝工藝等技術研發了三維閃電探測儀. 三維閃電探測儀天線采用正交環結構并加裝屏蔽罩以提高接收信號精度避免天線效應； 前置信道板采用大規模集成電路、 表面貼裝元器件與多層板設計, 有效減少布線面積、 降低外界電磁干擾； 信號處理板采用片上可編程系統, 在FPGA內構建嵌入式軟核處理器快速鑒別波形. 供電模組采用環境適應能力強、 電壓轉換效率高的開關電源以獲取多種電壓, 并采用前級信號處理方法, 研制低噪聲電源模組, 減少電路系統背景噪聲, 提高信道增益能力. 設計提高了信號的處理速度且元器件數量大幅度減少, 實現了集成化、 低功耗、 性能穩定的三維閃電探測儀, 滿足閃電探測和三維定位的實際需求, 為其他探測設備電路系統研發提供了參考.