相位細分高分辨率激光回波模擬方法研究

馬澤同，王勁松，陳雅鑫，張麗芳，張奇

（長春理工大學 光電工程學院，長春 130022）

激光回波模擬器是針對脈沖式激光測距儀在室內環境無需立靶條件下進行性能檢測的一種設備，延時模塊的最小分辨率決定了其回波模擬器的測量精度［1］。隨著脈沖式激光測距儀產品在測量范圍和精度等方面的不斷優化，對回波模擬器的精度和測程要求更為嚴格。在對范圍較大的測距儀進行檢測時，需提供長距離且精準的距離目標，對環境要求較為嚴格。回波模擬器可以測試激光測距儀的整個測量范圍，不受環境校準的影響。可在室內提供閉環可調光信號激勵，可測量測距儀的測程、分辨率和精度等參數。

回波模擬器可分為電子延遲和光纖回波模擬，由于電子延遲回波模擬方法具體可操控、模擬光程連續、分辨率高等優點而應用普遍。祝現染等人［2］采用數模結合方式實現高精度延時；2015年徐翔宇等人［3］采用主控芯片STC89C52、DS1023和AD9501的可編程延時芯片級聯的方式進行50～3 000 m距離模擬，但長距離模擬多芯片級聯電路較為復雜，影響因素較多，誤差較大；2017年楊成禹、完文韜等人［4］在火控系統性能檢測時采用粗延時和游標細分方式實現高精度模擬，但沒有對延遲實驗數據深入分析和處理；2020年遲晨等人［5］提出了數字計數和模擬延時相結合的總體方案，采用抖動補償技術實現抖動消除，模擬電路延時精度的提高。本文采用粗延時計數器計數和細延時相位細分調整相結合的方式，進行大范圍、高分辨率且實時可調的回波模擬。

1 激光回波模擬組成及原理

回波模擬器是通過延遲時間代替測距儀發射激光到目標物及反射回測距儀探測器時間的裝置［6-7］。比較測距儀所測得的距離值與設定時間對應的距離值得出測量誤差［8-9］。

激光回波模擬器的硬件組成包括激光接收模塊、延遲模塊、激光發射模塊和控制單元［10］，原理組成框圖如圖1所示。硬件電路部分包括激光接收轉換電路、上位機、延時系統和發射驅動電路。系統選用Cyclone IV系列FPGA（現場可編程門陣列）作為信號處理平臺完成信號處理。激光回波模擬器接收測距儀發射的激光脈沖，激光脈沖經過回波模擬器的激光接收模塊，包括衰減組件與光電轉換處理電路，完成光信號到電信號以及電信號放大、濾波、整形等信號調理。調理后的電信號觸發FPGA的延時模塊工作，達到預先設置的延時，FPGA輸出高電平脈沖驅動激光發射模塊產生激光回波，通過準直組件進入測距儀的接收端。激光接收電路模塊采用PIN光電探測器，放大電路選用跨阻式放大器OPA657，整形電路選用高速比較器TLV3501，激光發射電路模塊采用驅動芯片和1 550 nm波長的發光二極管。

圖1 激光回波模擬器系統組成原理框圖

2 延時模塊計算

2.1 總延時

激光回波模擬器總延遲時間是模擬從脈沖式激光測距儀發出激光到接收激光回波的時間。設回波模擬器的模擬距離值為L，得到如下公式：

式中，c為光在真空中的傳播速率，c=3×108m·s-1；T為激光脈沖走過的時間。從系統原理可以看出，T對應回波模擬器中的三個部分［11］，即激光接收模塊各器件響應時間T1，FPGA計數延時時間T2和激光發射模塊各器件響應時間T3。因此，回波模擬器公式（1）可表示為：

本文主要針對T2進行優化，使其延遲時間范圍、精度都得以優化。該延時系統采用粗、細延時單元相結合的方法，粗延時（T21）是通過計數器實現；細延時（T22）是通過對粗延時信號進行同頻異相采樣實現的。高分辨率回波延時系統的方案原理如圖2所示。

圖2 延時系統設計方案原理圖

2.2 粗延時

常用的延時技術包括計數器延時和存儲器延時。計數器延時是通過邊緣檢測觸發信號的上升沿或下降沿開始計數，當計數值到達設定值時輸出高電平；存儲器延時是通過邊緣檢測后存儲器讀寫實現延時。對于單目標信號而言，存儲器延時容易出現時序不理想的情況，因此選用易實現且消耗較少資源的計數器延時。

粗延時是邊緣檢測到目標信號到達之后開始，粗延時時間原理如下：

式中，T21表示粗延時時間；T0是指粗延時的時鐘周期；N0是周期延時個數。從式（4）中可以看出，粗延時時間是時鐘周期的整數倍，即粗延時的最大延時精度可以達到T0。為提高回波模擬器的分辨率，計數器時鐘應采用芯片的最高倍頻時鐘，綜合目前的硬件技術，在保證系統穩定性的前提下，FPGA外接50 MHz的時鐘晶振，鎖相環倍頻電路四倍頻得到200 MHz系統時鐘，延時精度5 ns，即0.75 m。采用16位二進制計數器，由公式（4）可得知N0，即：

計數器是從0開始計數的，從0計數到N0需要N0+1個周期，嚴格來說，計數時間會比T21多一個周期，因此計時時間等于嚴格的T21，需將N0減1，在程序中實現。

計數器模塊的原理如圖3所示，延時模塊的計數器對觸發信號的上升沿和下降沿進行邊緣檢測和計數延時，并輸出相應的電平信號，該計數延遲時的劣勢在于當計數值未達到設定值時，觸發信號的下一個邊緣已經來到，這時系統不會輸出相應的高電平［12-13］。因此將觸發信號檢測到上升下降沿之后置于高電平解決設定延遲時間大于觸發信號脈寬的問題。

圖3 計數器模塊方案原理圖

2.3 細延時

細延時的延時精度決定了延時系統的精度，它是對小于粗延時周期的細延時，精細延遲實現高精度延遲的原理如下：

式中，T22是小于一個粗延時周期的延時量；T′0是細延時單元中最小相移延時量，其值等于延時系統的精度；N′0是細延時相位調整次數。為了提高延時精度，將粗延時時鐘進行N等分。示例：N=10時時鐘時序示意圖如圖4所示。

圖4 時鐘10等分時序

相位細分是指對時鐘相位的等分，相位差就是延時精度，本文使用的FPGA為EP4CE10系列開發板，由Quartus軟件可知該系列的芯片最小相位差為7.5°，因此將最后一個周期進行48細分，相位差 7.5°，即 104 ps（0.015 6 m）。相位調整次數由公式（6）可得，具體計算如下：

2.4 粗細延時單元的時鐘關系

粗延時采用計數器延時，實現整數時鐘周期的延時；細延時采用相位細分后的同頻異相時鐘去采樣粗延時輸出信號，實現不足一個周期的延時。通過改變時鐘相位來控制低于一個時鐘周期的延時量，相位的分辨率就是延時系統分辨率，因此細延時單元的延時精度決定了整個系統的延時精度。

對于高精度的延時系統，如果時鐘的輸出相位不穩定，則無法保證系統的穩定性。因此，精確高效地控制精細延遲單元的時鐘相位是實現高精度延遲系統的關鍵。本文粗延時單元的計數器時鐘頻率為200 MHz，粗延時精度為5 ns（0.75 m），精細延時的時鐘相位將5 ns細分，相位延時104 ps（0.015 6 m）。

3 延時系統設計

3.1 系統邏輯設計

圖5為FPGA的內部結構框圖。根據功能不同，延時系統主要由串口接收模塊、數據寄存器模塊、邊緣檢測模塊、計數器延時模塊、時鐘PLL環倍頻模塊、細延時相移模塊及數碼管顯示模塊組成［14］。

圖5 內部結構框圖

采用Verilog語言：在Quartus中對程序進行設計。內部結構框圖中：sys_clk為系統時鐘50 MHz；sys_rst_n為系統復位信號；sclk為采樣時鐘；根據Nyquist定理，sclk至少必須是觸發脈沖的兩倍；trigger為輸入脈沖信號；seg_sel、seg_led分別為數碼管的位選端和段選端；uart_data為模擬延時距離值；N、A為16位周期計數值和8位相位調整次數；delay為最終延時輸出信號。

3.2 實驗系統設計

根據實驗要求，系統的控制流程大致為：系統上電后，系統初始化，例化頂層模塊，通過串口模塊接收模擬距離值，經數據寄存器得出計數器延長16位周期數和8位相位調整次數，待計數器延遲結束后輸出時鐘，相位調整后的時鐘采樣計數器輸出時鐘最終輸出延遲信號，至此完成一次模擬距離延遲。由此系統的功能框圖如圖6所示。

圖6 激光回波模擬器實驗系統框圖

4 實驗驗證及仿真

4.1 基于Modelsim數據仿真

仿真軟件使用Modelsim，測試文件模擬串口發送數據，圖7以距離18 m為例，計數器延時23個周期，相位調整0次，輸出delay脈沖以驅動發射模塊。

圖7 模擬距離18 m的延時仿真圖

4.2 實驗驗證延時系統

根據設備主控板和高頻示波器搭建實驗平臺，如圖8所示，為精確測量延時模塊的響應時間，采用主控板產生脈沖代替激光接收模塊輸出的脈沖信號。圖9為幾組測量結果，兩路通道分別對觸發信號和延遲信號進行采樣測量。實驗對15～6 000 m采樣15、18、30、50、100等 15組距離進行多次仿真和實驗，表1為模擬距離仿真及實驗數據。實驗采用KEYSIGHT示波器采樣測量，1 GHz采樣率/8 Bit雙通道示波器，最小的度為1 ns。

圖8 回波模擬器實驗平臺

圖9 示波器測量實驗結果

如表1所示，測量誤差與測量距離有著近似正比的關系，但對于較小距離時，由于信號之間的影響誤差較大，經數據分析可知延時系統在18～6 000 m延時仿真誤差≤100 ps，即0.015 m，實驗誤差≤800 ps，即0.12 m。

表1 模擬仿真及實驗數據

5 結論

以FPGA為操作平臺的激光回波模擬器的延時系統設計，采用粗細延時相結合的方法，對大范圍延遲量進行計數器粗延時，對于小于一個計數周期的延遲量進行相移采樣延遲，較大地提高了系統的延時精度。通過仿真及實驗驗證了此設計可對15～6 000 m的距離進行模擬，延時模塊仿真精度可達100 ps，即0.015 m，實驗驗證18～6 000 m延時精度可達800 ps，即0.12 m。仿真和實驗均證明采用相位調整的方法對脈沖式激光測距儀可實現大范圍模擬，利于測距儀的性能檢測。