GaN器件動態導通電阻精確測試與影響因素分析

趙方瑋 李 艷 魏 超 張 楠 鄭妍璇

GaN器件動態導通電阻精確測試與影響因素分析

趙方瑋 李 艷 魏 超 張 楠 鄭妍璇

（北京交通大學電氣工程學院 北京 100044）

GaN器件較傳統Si器件具有耐高壓、耐高溫、導通電阻小和開關損耗小等優勢，但其特有的動態導通電阻現象是限制其大規模應用的主要問題。該文基于動態導通電阻影響機理分析，首先提出一種GaN器件動態導通電阻綜合測試平臺及測試方法；然后測試了三款同電壓/電流等級、不同結構GaN器件在各影響因素下的動態導通電阻，分析影響因素占比及動態導通電阻變化規律，與機理分析進行對比驗證；最后從器件應用角度給出動態導通電阻優化方法。該文提出的測試平臺測試變量基本涵蓋實際應用中的全部動態導通電阻影響因素。實驗表明，不同結構GaN器件動態導通電阻特性不同，且占主導的動態導通電阻影響因素不同。從應用層面優化動態導通電阻，可有效降低通態損耗。

GaN器件 電流崩塌效應 動態導通電阻 精確測試 優化應用方法

0 引言

相較于傳統硅（Silicon, Si）器件，氮化鎵（Gallium Nitride, GaN）功率半導體器件因其材料特性可工作于更高的電壓應力、更快的開關頻率，具有更大的溫度容限，更適用于高頻、高功率密度的應用場合[1-2]。然而，其在實際應用中也存在一系列的可靠性問題和挑戰[3-5]，其中以電流崩塌效應最為顯著、影響最大。該效應在器件具體參數上表現為動態導通電阻[6-7]。

GaN器件在關斷狀態承受漏源極高電壓，當切換到開通狀態時，導通電阻暫時增加、最大漏極電流減小[8-9]；在不同條件下，導通電阻呈現出一定規律的動態變化。該現象即為動態導通電阻。聯合電子設備工程委員會（Joint Electron Device Engineering Council, JEDEC）提出的標準對其給出定義：由于GaN器件在應用期間會遇到各種應力條件，一些電荷可能會被困在晶體管結構的特定區域中，在開關環境中動作時，會導致導通電阻增加[10]。該標準強調了動態導通電阻會產生額外的損耗，從而降低系統的整體效率。因此，在實際應用中，動態導通電阻的存在不僅使得GaN器件的通態損耗無法準確預測和計算，還會對整個系統的可靠性和工作壽命產生影響。

已有文獻從器件本體層面研究動態導通電阻發生機理。文獻[11]通過對增強型GaN器件的柵極和漏極分別施加脈沖，測試器件在不同高壓開關條件下出現的電流崩塌效應程度，得出柵極和漏極誘導的表面陷阱捕獲是引起電流崩塌效應的主要原因。文獻[12]研究溫度、電場、熱電子或其組合對電流崩塌的影響程度，通過觀察電致發光信號的強弱，發現柵極與漏極之間的存儲區中熱電子引起的電子捕獲是造成電流崩塌的主要原因。文獻[13]對比測試了柵極注入晶體管和混合漏極嵌入柵極注入晶體管在斷態和半開通態條件下電致發光信號的強弱，得出熱電子在電荷捕獲中起主要作用，且電流崩塌的改善主要取決于電荷去捕獲率而不是熱電子捕獲率。器件本體層面的研究解釋了動態導通電阻現象出現的原因，但難以對器件使用者產生實際的參考意義。

從GaN器件在實際電力電子變換器中應用的角度，已有文獻通過搭建優化后的測試平臺，測試GaN器件在不同工作條件下的動態導通電阻值，對其影響因素進行研究。文獻[14]提出的測試平臺可通過調整電路節點連接方式而實現軟/硬開關條件切換。文獻[15]在傳統的雙脈沖測試（Double-Pulse Test, DPT）電路中增加了開關器件和二極管，通過改變控制策略，可以實現負載電流可控的DPT電路模式和多脈沖測試（Multiple-Pulse Test, MPT）模式。可測試的影響因素包括電壓應力、頻率和占空比。文獻[16]對傳統DPT電路進行優化，通過熱電阻控制溫度，進而研究溫度對動態導通電阻的影響。現有文獻中的測試平臺可提供的測試變量有限，難以涵蓋實際應用中的全部動態導通電阻影響因素，各有側重但不全面。

測試結果方面，文獻[17]在DPT測試平臺和MPT測試平臺以及實際變換器中分別測試了三款不同廠商生產的600V電壓等級的GaN器件：GS66516T（GaN Systems）、PGA26C09DV（Panasonic）及TPH3206PS（Transphorm），得出其動態導通電阻與斷態電壓應力大小、斷態電壓應力時間、溫度的定性關系。文獻[14]分別在DPT和MPT平臺測試了Infineon公司的Si MOSFET與GaN Systems公司、Panasonic公司的單體增強型GaN器件在軟/硬開關條件下的動態導通電阻，得出開關條件對不同GaN器件動態導通電阻特性的影響不同。文獻[15]未詳細給出被測器件（Devices Under Test, DUT）的型號和結構特征，測得增強型GaN器件在硬開關條件下動態導通電阻的表現優于軟開關條件，與文獻[14]結論相反。綜上，GaN器件結構差異及各影響因素造成的動態導通電阻變化規律還有待進一步研究。

本文將從GaN器件動態導通電阻發生機理分析出發，確定對該參數漂移具有主要貢獻作用的影響因素，在此基礎上提出了一種涵蓋所有動態導通電阻影響因素的綜合測試電路及測試方法。基于該測試平臺，選取不同結構GaN器件，在除溫度外的各影響因素下進行動態導通電阻精確測試，分析測試結果，并從應用角度給出抑制動態導通電阻漂移、降低動態導通電阻造成額外損耗的優化方法。

1 動態導通電阻發生機理及影響因素

根據形成增強型的方法不同，GaN器件可分為兩大類：單體增強（Enhancemend-mode, E-mode）型和級聯（Cascode）型。其中，E-mode型器件又包括兩種結構：普通P-GaN蓋帽層結構（后文簡稱普通E-mode）和改進型P-GaN蓋帽層結構（后文簡稱改進E-mode），其結構示意圖分別如圖1所示。不同結構GaN器件均存在不同程度的動態導通電阻現象。其中，E-mode型器件尤其是普通E-mode型器件較Cascode型器件的動態導通電阻現象更明顯。因此，本節基于普通E-mode型GaN器件分析動態導通電阻現象的發生機理及影響因素。

圖1 E-mode型GaN器件結構示意圖

如圖1a所示，普通E-mode型GaN器件采用Si或碳化硅（Silicon Carbide, SiC）材料作為襯底；在襯底上方生長過渡層，主要用于減小GaN生長時不同材料間的應力差；過渡層上方為GaN層，用于生長Al GaN/GaN異質結結構。GaN器件利用Al GaN/GaN異質結界面處形成的二維電子氣（Two Dimensional Electron Gas, 2DEG）構成導電溝道，這與Si MOSFET通過PN結形成導電溝道的方式完全不同[18]。結構和導電機理的差異導致動態導通電阻現象在GaN器件中尤為明顯，而Si器件的導通電阻在相同溫度下基本不變。

普通E-mode型GaN器件的動態導通電阻現象發生與器件內溝道和不同層之間出現的電荷捕獲及去捕獲有關：器件斷態時，電子被捕獲至溝道外；器件導通后，被捕獲的電子無法完全回到溝道內參與導電過程。電荷捕獲與去捕獲存在兩種發生機理。普通E-mode型器件動態導通電阻現象發生機理如圖2所示。

圖2 普通E-mode型器件動態導通電阻現象發生機理

如圖2中機理一所示。普通E-mode型GaN器件處于斷態時，其漏極與源極、柵極間承受較高電壓，大量電子被注入到緩沖層并被緩沖層中的空穴所捕獲。斷態電壓應力越大，斷態電壓應力持續時間越長，被捕獲電子數量越多，而器件開通后無法提供更多的能量將被捕獲的電子去捕獲到溝道內，從而加劇動態導通電阻現象。同時，器件通態時的漏極電流大小同樣影響動態導通電阻。漏極電流越大，需要參加導電的電子數量越多，受動態導通電阻現象的影響就越小；反之，漏極電流越小，動態導通電阻現象在器件上就表現得越明顯。因此，斷態電壓應力、斷態電壓應力持續時間及漏極電流（或稱為負載電流）是動態導通電阻的三個影響因素。

如圖2中機理二所示。普通E-mode型GaN器件在硬開關動作期間，漏源極同時承受高電壓應力和大電流，2DEG中大量熱電子向外運動，被注入到柵極與漏極表面附近以及緩沖層中，并被這些區域中的空穴捕獲；相反，在軟開關動作期間，由于此時漏源極并不同時存在高電壓和大電流，無法提供足夠的電場能量加速大量熱電子向外運動并被捕獲，被捕獲的電子數量低于硬開關狀態，因而維持溝道內電子數量平衡所需的去捕獲能量也變小，不容易出現動態導通電阻現象。除軟/硬開關條件外，當器件高頻工作于實際變換器中時，開關頻率與占空比的變化可視為每個周期內開通和關斷時間的變化，因此根據機理一，也會對動態導通電阻產生影響。

綜合上述分析，影響GaN器件動態導通電阻的主要因素包括：斷態電壓應力、斷態電壓應力持續時間、負載電流、開關條件、開關頻率和占空比。這些影響因素同時也作為下一步測試的自變量，用于研究動態導通電阻隨自變量變化的具體規律， 以及對比不同自變量對動態導通電阻的影響程度的差異。

2 測試平臺及測試方法

動態導通電阻影響因素較多，傳統測試平臺難以涵蓋所有影響因素測試。為解決這一問題，實現在同一測試平臺完成GaN器件在不同影響因素下的動態導通電阻精確測試，本文提出一種動態導通電阻綜合測試平臺及其測試方法。

2.1 綜合測試平臺

圖3為動態導通電阻綜合測試平臺電路拓撲。該平臺基于DPT平臺[19-20]與四管Buck-Boost（Four- Switch Buck-Boost, FSBB）電路改進而成。Q1～Q4為待測器件安裝位置，in為直流電壓、為電感，L為負載安裝位置。1、2、3為預留接口，根據測試需求，可連接接口2與1或接口2與3，通過轉換電路連接的方式為待測器件提供不同測試模式，進而提供多樣化的組合測試條件。該平臺可提供的測試變量涵蓋上文所述的全部GaN器件動態導通電阻影響因素。

圖3 動態導通電阻綜合測試平臺電路拓撲

本文采用的鉗位電路拓撲如圖4所示，該拓撲是在文獻[22]中提出的鉗位電路基礎上做了改進和簡化，在保證測試快速性和準確性的前提下減少了所使用的元器件。圖中，VD為二極管；VDz為穩壓二極管；為100W電阻；cc為附加直流電壓源。電壓探頭接于VDz兩端。鉗位電路的工作過程分為兩個階段：階段一，待測器件關斷時，VD也處于關斷狀態，電壓探頭測得的信號為VDz的穩壓值；階段二，待測器件導通時，VD結電容放電完畢也處于導通狀態，此時電壓探頭測得的信號為待測器件的導通電壓加上VD的正向壓降。VD選取低寄生電容的SiC肖特基二極管，保證鉗位電路測量時的快速性和準確性。且通過設置電阻值，限制流過VD電流的大小，避免因為自熱引起溫度上升，導致VD受溫度影響出現正向壓降的增大。

圖4 鉗位電路拓撲

2.2 測試平臺應用方法

2.2.1 DPT模式測試

DPT模式電路原理及驅動脈沖示意圖如圖5所示。將接口1、2相連時，即為DPT測試模式，電路原理如圖5a所示。在該模式下可測試的影響因素包括斷態電壓應力、斷態電壓應力持續時間和負載電流。具體測試步驟及測試變量控制方法如下。

圖5 DPT模式電路原理及驅動脈沖示意圖

與傳統的DPT測試原理類似，以Q2為待測器件，給Q1、Q2施加如圖5b所示的驅動脈沖，測量Q2在第二個脈沖開通期間的電壓電流波形。通過改變母線電壓in來控制測試變量待測器件斷態電壓應力。

0～1：給Q2施加第一個驅動脈沖，Q2導通，電感充電。通過控制0～1時長改變電感電流大小，進而控制測試變量負載電流。

1～2：Q2關斷，給Q1施加驅動脈沖，Q1導通，電感續流，此階段電感電流大小基本保持不變。通過控制1～2時長而控制測試變量斷態電壓應力持續時間。

2～3：給Q2施加第二個驅動脈沖，Q2導通，此階段為動態導通電阻測試的關鍵階段。測量Q2導通期間通態電壓波形并計算平均值DS-ON、測量漏極電流D，計算求得動態導通電阻值（dynamic on-Resistance, don）。

2.2.2 FSBB模式測試

將接口2、3相連時，即為FSBB測試模式，電路原理如圖6所示。以Q2和Q3為被測器件，L為阻性負載。在該模式下可測試的影響因素包括開關頻率、占空比、開關條件。其中，前兩項測試變量的控制通過改變驅動信號而實現，測試變量開關條件則需通過改變控制策略而實現硬開關或軟開關。以下以零電壓開通為例，介紹實現軟開關的控制方法。

圖6 FSBB模式電路原理

圖7所示為FSBB測試模式下實現軟開關的控制策略及各階段等效電路。

圖7 FSBB模式軟開關測試理論波形及階段等效電路

0～1：Q1和Q3導通，該階段給電感充電，電感電流上升，1時刻Q3關斷。

1～2：該階段為Q3和Q4的死區時間，此時電感2與Q3和Q4漏源極兩端的寄生電容發生諧振，Q4兩端電容放電，Q3兩端電容充電，當Q4兩端的電壓降至零時，Q4零電壓開通。

2～3：Q1和Q4導通，該階段給負載供電，電感電流下降，3時刻Q1關斷。

3～4：該階段為Q1和Q2的死區時間，此時電感2與Q1和Q2漏源極兩端的寄生電容發生諧振，Q2兩端電容放電，Q1兩端電容充電，當Q2兩端的電壓降至零時，Q2零電壓開通。

4～5：Q2和Q4導通，該階段為電感給負載提供能量，電感電流下降，5時刻Q4關斷。

5～6：該階段為Q3和Q4的死區時間，此時電感2與Q3和Q4漏源極兩端的寄生電容發生諧振，Q3兩端電容放電，Q4兩端電容充電，當Q3兩端的電壓降至零時，Q3零電壓開通。

6～7：Q2和Q3導通，該階段電感電流基本不變，7時刻Q2關斷。

7～8：該階段為Q1和Q2的死區時間，此時電感2與Q1和Q2漏源極兩端的寄生電容發生諧振，Q1兩端電容放電，Q2兩端電容充電，當Q1兩端的電壓降至零時，Q1零電壓開通。

根據上述工作過程分析，被測器件在每個周期內均實現零電壓開通。此外，基于該測試平臺，在硬開關和軟開關條件下均可分別調節開關管的開關頻率和占空比，實現不同開關頻率、占空比條件下的動態導通電阻測試。

3 動態導通電阻測試

基于上述測試平臺及測試方法，選取三款600V/ 650V額定電壓、30A等級額定電流的GaN器件進行動態導通電阻測試。待測器件結構分別為普通E-mode型、改進E-mode型及Cascode型，具體參數見表1。通過設置不同測試條件，精確測試動態導通電阻，繪制以影響因素為自變量的動態導通電阻變化曲線，分析不同結構GaN器件動態導通電阻隨影響因素的變化情況。

表1 被測器件數據手冊導通電阻參數

Tab.1 DUT on-resistance parameters on datasheets

三款待測器件GS66508P、IGT60R070D1及TPH3205WSBQA的封裝類型分別為GaN@、PG-HSOF-8-3及TO-247，根據其封裝特點，分別設計測試平臺PCB并進行優化，完成三款測試平臺搭建。以IGT60R070D1測試平臺為例，實物如圖8所示。1、2、3接口為電感連接點，當電感連接于接口1、2時，Q1、Q2工作，測試平臺工作于DPT測試模式。通過示波器讀取鉗位電壓穩定值和電感電流波形如圖9所示，計算該測試條件下的動態導通電阻值。測試自變量包括斷態電壓應力、斷態電壓應力持續時間及負載電流大小。當電感連接于接口2、3時，Q1～Q4工作，測試平臺工作于FSBB測試模式。動態導通電阻計算方式與DPT模式相同。測試自變量包括開關頻率、占空比及軟/硬開關條件。為表示方便，本文以器件標稱的導通電阻典型值dc作為基準，對測得的動態導通電阻值don進行標幺化，得到比導通電阻值don/dc，繪制比導通電阻與測試自變量的關系曲線。

圖8 IGT60R070D1器件動態導通電阻綜合測試平臺

圖9 DPT模式下的鉗位電壓和電感電流波形（VDC=400V, IL=5A）

3.1 DPT模式測試結果

3.1.1 斷態電壓應力測試

設置斷態電壓應力持續時間為1ms，分別控制負載電流為5A、15A，改變斷態電壓應力，測試動態導通電阻值。三款器件比導通電阻隨斷態電壓應力變化曲線如圖10所示。圖中，縱坐標表示比導通電阻值，即測得的動態導通電阻值don以器件標稱導通電阻典型值dc為標準而得到的標幺化結果。

由測試結果可知，三款器件動態導通電阻均隨斷態電壓應力增大而增大。其中，GS66508P變化幅度最大，當斷態電壓應力為400V時，負載電流5A、15A情況下的比導通電阻分別達到2.017、1.674；IGT60R070D1的變化幅度受負載電流影響，負載電流為5A時，400V斷態電壓應力下的比導通電阻為1.533，而負載電流為15A時，比導通電阻隨斷態電壓應力增大不明顯，400V下比導通電阻為1.162；TPH3205WSBQA變化幅度最小，始終保持低的比導通電阻，最大值為1.1左右。

3.1.2 斷態電壓應力持續時間測試

設置負載電流為15A，分別控制斷態電壓應力為200V、400V，改變斷態電壓應力持續時間，測試動態導通電阻值。三款器件比導通電阻隨斷態電壓應力持續時間變化曲線如圖11所示。

由測試結果可知，三款器件動態導通電阻均隨斷態電壓應力持續時間的延長而增大，增大速度先快后慢，并逐漸趨于某一定值。在三款GaN器件中，GS66508P變化范圍最大，IGT60R070D1增大幅度較小，TPH3205WSBQA的比導通電阻可近似為基本不變。當斷態電壓應力為400V、斷態電壓應力持續時間為4ms時，GS66508P比導通電阻為1.815、IGT60R070D1比導通電阻為1.206。

圖11 三款器件比導通電阻隨斷態電壓應力持續時間變化曲線

3.1.3 負載電流測試

設置斷態電壓應力為400V、斷態電壓應力持續時間為1ms，改變負載電流大小，測試動態導通電阻值。三款器件比導通電阻隨負載電流變化曲線如圖12所示。

圖12 三款器件比導通電阻隨負載電流變化曲線

3.2 FSBB模式測試結果

3.2.1 開關頻率測試

設置占空比為0.5、硬開關條件，分別在斷態電壓應力為100V、400V情況下，改變開關頻率，測試動態導通電阻值。三款器件比導通電阻隨開關頻率變化曲線如圖13所示。

圖13 三款器件比導通電阻隨開關頻率變化曲線

由測試結果可知，三款器件動態導通電阻均隨開關頻率的提高而增大。當斷態電壓應力為400V、開關頻率上升至600kHz時，GS66508P、IGT60R070D1及TPH3205WSBQA的比導通電阻分別為2.178、1.576、1.212。相較于前述的斷態電壓應力、斷態電壓應力時間測試，IGT60R070D1及TPH3205WSBQA的比導通電阻增大較為明顯。

3.2.2 占空比測試

設置斷態電壓應力為400V、硬開關條件，分別在開關頻率為100kHz、500kHz情況下，改變占空比，測試動態導通電阻值。三款器件比導通電阻隨占空比的變化曲線如圖14所示。

圖14 三款器件比導通電阻隨占空比的變化曲線

由測試結果可知，三款器件動態導通電阻均隨占空比的增大而減小。占空比與頻率決定器件在一個周期內的導通、關斷時間。開關頻率一定時，占空比越大，器件關斷時間越短，可等效為DPT模式下斷態電壓應力持續時間越短，因而動態導通電阻減小。該變化趨勢與斷態電壓應力持續時間測試結果一致。

當開關頻率為100kHz時，隨著占空比趨近于1，三款器件動態導通電阻大幅減小、逐漸趨近于典型值。當開關頻率為500kHz時，動態導通電阻隨占空比增大而減小的幅度降低。尤其是GS66508P器件，隨著占空比從0.1升高至0.9，比導通電阻從2.236下降至1.752，動態導通電阻仍處于較高數值。由此可知，低頻條件下，占空比為動態導通電阻主要影響因素；高頻條件下，開關頻率對動態導通電阻的影響程度超過占空比。

3.2.3 開關條件測試

由2.2節介紹的控制策略實現被測器件的零電壓開通，實驗波形如圖15所示。設置斷態電壓應力為400V、占空比為0.5，改變開關頻率，分別測試三款GaN器件在零電壓開通條件下的動態導通電阻，并與3.2.1節硬開關條件下測試結果進行對比，繪制三款器件比導通電阻在軟/硬開關條件下隨開關頻率變化曲線，如圖16所示。

圖15 待測器件零電壓開通波形

從圖16可以看出，三款被測器件均在軟開關條件下出現動態導通電阻降低的現象，且在高頻下更為顯著。其中，GS66508P的變化最為明顯。當開關頻率為600kHz時，GS66508P比導通電阻從硬開關條件下的2.178下降至1.498；IGT60R070D1從1.576下降至1.326；TPH3205WSBQA從1.212下降至1.135。隨著開關頻率的降低，開關條件對動態導通電阻現象的影響減弱。當開關頻率低至50kHz時，GS66508P軟、硬開關條件下的比動態導通電阻差值很小，IGT60R070D1和TPH3205WSBQA的比動態導通電阻值基本一致。這一現象與動態導通電阻現象機制二的理論分析相符，在高壓、高頻條件下，軟開關對動態導通電阻現象有明顯的抑制作用。

圖16 三款器件比導通電阻在不同開關頻率下隨開關條件變化曲線

4 測試結果分析及應用

綜合上述測試結果，總結三款被測GaN器件在各影響因素下的動態導通電阻變化規律，與動態導通電阻發生機理進行對照。并分別基于三款被測器件，橫向比較不同影響因素對其導通電阻漂移的影響程度，定量計算動態導通電阻隨影響因素的變化率，分析器件結構導致的動態導通電阻特性差異。并基于分析結果，針對不同結構GaN器件提出應用層面的動態導通電阻優化方法。

4.1 測試結果分析

由3.2節可知，在變換器中，開關頻率與占空比決定了器件在每個周期內的斷態電壓應力時間。因此，本節不再單獨考慮斷態電壓應力時間對GaN器件動態導通電阻的影響程度，只取斷態電壓應力、負載電流、開關頻率、占空比及軟硬開關條件這五種影響因素進行分析。

根據650V等級GaN器件的實際應用常見工況，基于3.1節與3.2節測試結果，為五種影響因素選取適當的變化范圍，橫向對比各影響因素在選定變化范圍內對每種器件造成的動態導通電阻漂移程度及三種器件間的動態導通電阻特性差異。針對前四項影響因素，選擇的變化范圍如下：斷態電壓應力50～400V（負載電流恒定為15A）；負載電流5～15A（斷態電壓應力恒定為400V）；開關頻率50～500kHz（斷態電壓應力為400V、占空比恒定為0.5，負載電流取中間值10A）；占空比從0.1上升至0.9（斷態電壓應力為400V、開關頻率恒定為500kHz，負載電流取10A）。以上均保持硬開關。針對開關條件這一影響因素，保持斷態電壓應力400V、開關頻率500kHz、占空比0.5及負載電流10A，對比軟/硬開關條件下的動態導通電阻情況。

分別標記三款被測GaN器件在上述各項影響因素變化范圍內的比導通電阻最大、最小值，繪制如圖17所示的動態導通電阻變化范圍綜合對比。

圖17 動態導通電阻變化范圍綜合對比

圖17中，橫坐標依次為五種動態導通電阻影響因素，縱坐標為比導通電阻，不同形狀的標記及其連接線段表示對應器件在各影響因素變化范圍內的比導通電阻最值及動態導通電阻漂移區間。由圖可知，GS66508P在各影響因素下的比導通電阻最大值均遠高于另兩款被測器件，且在每種影響因素取值范圍內，動態導通電阻均呈現出大幅變化。IGT60R070D1的動態導通電阻現象次之，但斷態電壓應力作用遠小于其他影響因素，且其引起的動態導通電阻變化范圍也小于另兩款器件的該值。TPH3205WSBQA的動態導通電阻現象最不明顯，在高壓、高頻且硬開關條件下，占空比為0.1時，比導通電阻達全范圍最大值1.226，但相同條件下，GS66508P和IGT60R070D1的比導通電阻為2.236和1.732。

進一步比較五種影響因素對于同一款器件動態導通電阻現象的作用程度，繪制如圖18所示影響因素作用效果對比，更加直觀地表示每種影響因素造成的動態導通電阻變化量大小。圖18中，對于可連續變化的影響因素，即電壓、電流、頻率及占空比，比導通電阻最大、最小值是指在圖17中已選定的該影響因素變化范圍內測到的最大、最小值；而開關條件這一影響因素只包含硬開關條件和軟開關條件兩種，則對應這一影響因素的比導通電阻最值即為在這兩種開關條件下測得的器件比導通電阻，且根據前文關于開關條件的測試結果可知，最大值對應硬開關條件、最小值對應軟開關條件。基于圖18，分別計算三款被測器件在各影響因素下比導通電阻最大值與最小值的差值，計算差值占導通電阻標稱值的百分比，結果見表2。

表2 被測器件在各影響因素下的動態導通電阻變化率

Tab.2 Dynamic on-resistance variation of the DUT under different affecting factors （%）

由圖18和表2可知，不同器件動態導通電阻變化率數值差異較大，且占主導作用的影響因素類型也不同。在三款被測器件中，GS66508P受各影響因素作用最為均衡。其中，開關頻率引起的動態導通電阻變化率最大，達64%；負載電流作用最小，為34.3%；其余三種因素作用效果相近。對于IGT60R070D1，斷態電壓應力引起動態導通電阻變化率遠小于其他影響因素，僅為5.8%；而在另外四種因素中，作用效果最大的為占空比、最小的為開關條件，其作用效果分別可達影響因素作用效果的4倍和8倍以上。TPH3205WSBQA的動態導通電阻變化率遠低于另兩款器件，其中，負載電流和開關條件的作用效果僅為1.9%、5.1%，占空比作用效果最大，對應導通電阻變化率為15.1%。在某些情況下，斷態電壓應力對IGT60R070D1、負載電流與開關條件對TPH3205WSBQA的動態導通電阻影響可近似忽略。

由上文可知，三款被測器件GS66508P、IGT60R070D1、TPH3205WSBQA分別為普通E-mode型、改進E-mode型與Cascode型。其動態導通電阻現象差異可由器件結構進行解釋。E-mode型GaN器件通過在柵極引入P-GaN蓋帽層的方式形成增強型，破壞了GaN晶體管的原有結構，因而會在高壓情況下出現明顯的電流崩塌效應，并且在高頻和低占空比情況下更加明顯。與普通E-mode型器件不同，改進E-mode型器件通過在漏極增加P-GaN的方式對器件結構進行了改進，從而抑制高壓條件下的動態導通電阻漂移。由實驗結果可知，該方法可有效抑制高壓引起的動態導通電阻現象，但對其他因素引起動態導通電阻漂移的抑制效果不明顯。Cascode型GaN器件通過級聯低壓Si管形成增強型，并未改變GaN晶體管內部結構，因而不會造成明顯的電流崩塌現象，引發動態導通電阻明顯增大。

4.2 減小動態導通電阻漂移的器件應用方法

相同結構的GaN器件具有相近的動態導通電阻特性，因而本文中三種型號GaN器件的測試結果及分析可推廣至具有同類結構的其余型號GaN器件。

本節將基于各類結構GaN器件的動態導通電阻特性，給出應用層面的動態導通電阻優化方法。從器件選型、變換器設計等器件應用角度入手，充分發揮GaN器件優勢，并減小其動態導通電阻漂移、抑制通態損耗增加、提升GaN器件應用可靠性。具體方法如下。

（1）對于普通E-mode型器件，其動態導通電阻受電壓應力影響程度大，因此，在不考慮器件成本時可降額使用；改進E-mode型與Cascode型可不考慮電壓應力對其動態導通電阻的影響。

（2）開關頻率的提升不僅會增大器件開關損耗，也會增大三種結構GaN器件的動態導通電阻、增大通態損耗，因此，在選取開關頻率時，需要平衡高頻化帶來的優點與引發的損耗問題。

（3）分析可知，開關頻率與占空比共同決定開關管在每個周期內的斷態電壓應力時間；當頻率一定時，占空比減小，每個周期內斷態電壓應力時間增大，三種結構GaN器件的動態導通電阻均隨之增大。此外，在實際變換器中，死區時間的長短也影響每個周期內的斷態電壓應力持續時間。因此，對三種結構GaN器件設置占空比與死區時間時，在滿足系統增益的前提下，均應盡可能縮短其處于斷態的時間。

（4）在拓撲選擇和開關條件設計方面，普通E-mode型與改進E-mode型GaN器件在高頻條件下更適用于軟開關條件；當受限于拓撲或控制策略而只能實現硬開關時，Cascode型GaN器件在通態損耗方面更具優勢。

5 結論

本文首先對GaN器件動態導通電阻發生機理及影響因素進行了分析；提出了一種GaN器件動態導通電阻綜合測試平臺及測試方法；針對三種不同結構（P-GaN蓋帽層E-mode型、改進型P-GaN蓋帽層E-mode型及Cascode型）的GaN器件分別搭建對應測試平臺，進行了動態導通電阻測試，分析其在不同影響因素（包括斷態電壓應力、斷態電壓應力持續時間、負載電流、占空比、開關頻率、開關條件）下的動態導通電阻現象，并從應用層面提出動態導通電阻優化方法。本研究有以下三點結論：

1）本文提出的GaN器件動態導通電阻綜合測試平臺可提供的測試條件基本涵蓋實際應用中會對動態導通電阻產生影響的因素。基于該平臺及對應的測試方法，可以方便且全面地對動態導通電阻在各影響因素下的變化情況進行精確測試。

2）三種結構GaN器件具有不同的動態導通電阻特性，隨影響因素變化程度不同，且占主導的動態導通電阻影響因素不同。其中，普通E-mode型器件動態導通電阻現象最為明顯，改進E-mode型器件次之，Cascode型器件動態導通電阻現象最不明顯。對于普通E-mode型器件，開關頻率、開關條件和斷態電壓應力占最主導因素；改進E-mode型器件受占空比影響最大，斷態電壓應力幾乎不影響動態導通電阻；Cascode型器件受開關條件和負載電流的影響在一定程度均可忽略。

3）動態導通電阻會增大通態損耗，根據測試結果，在某些工作條件下，通態損耗實際值會升高到數據手冊典型值2倍以上。因此，從應用層面優化動態導通電阻，對于降低通態損耗、提高效率、提高系統可靠性具有重要意義。在實際運用中，應綜合器件動態導通電阻特性、電壓、頻率及開關條件設置，以保證在符合系統指標前提下，器件動態導通電阻實現最優化。

[1] Millán J, Godignon P, Perpi?à X, et al. A survey of wide bandgap power semiconductor devices[J]. IEEE Transactions on Power Electronics, 2014, 29(5): 2155-2163.

[2] Flack T J, Pushpakaran B N, Bayne S B. GaN technology for power electronic applications: a review[J]. Journal of Electronic Materials, 2016, 45(6): 2673-2682.

[3] Khalil S G, Hardikar S, Sack S, et al. HV GaN reliability and status[C]//2015 IEEE 3rd Workshop on Wide Bandgap Power Devices and Applications (WiPDA), Blacksburg, VA, 2015: 21-23.

[4] ?apajna M, Hilt O, Bahat-Treidel E, et al. Gate reliability investigation in normally-off P-Type-GaN Cap/AlGaN/GaN HEMTs under forward bias stress[J]. IEEE Electron Device Letters, 2016, 37(4): 385-388.

[5] Ueda T. Reliability issues in GaN and SiC power devices[C]//2014 IEEE International Reliability Physics Symposium, Waikoloa, HI, 2014: 3D.4.1-3D.4.6.

[6] Wang C H, Ho S Y, Huang J J. Suppression of current collapse in enhancement-mode AlGaN/GaN high electron mobility transistors[J]. IEEE Electron Device Letters, 2016, 37(1): 74-76.

[7] Huang Huolin, Liang Y C, Samudra G S, et al. Effects of gate field plates on the surface state related current collapse in AlGaN/GaN HEMTs[J]. IEEE Transa- ctions on Power Electronics, 2014, 29(5): 2164-2173.

[8] Lu Bin, Palacios T, Risbud D, et al. Extraction of dynamic on-resistance in GaN transistors: under soft- and hard-switching conditions[C]//2011 IEEE Com- pound Semiconductor Integrated Circuit Symposium (CSICS), Waikoloa, HI, 2011: 1-4.

[9] Saito W, Nitta T, Kakiuchi Y, et al. Influence of electric field upon current collapse phenomena and reliability in high voltage GaN-HEMTs[C]//2010 22nd International Symposium on Power Semicon- ductor Devices & IC's (ISPSD), Hiroshima, 2010: 339-342.

[10] JEP173 Dynamic on-resistance test method guidelines for GaN HEMT based power conversion devices[S]. U.S.A: Jedec Solid State Technology Association, Jan. 2019.

[11] Joh J, Tipirneni N, Pendharkar S, et al. Current collapse in GaN heterojunction field effect transistors for high-voltage switching applications[C]//2014 IEEE International Reliability Physics Symposium, Waikoloa, HI, USA, 2014: 6C.5.1-6C.5.4.

[12] Hwang I, Kim J, Chong S, et al. Impact of channel hot electrons on current collapse in AlGaN/GaN HEMTs[J]. IEEE Electron Device Letters, 2013, 34(12): 1494-1496.

[13] Fabris E, Meneghini M, de Santi C, et al. Hot-electron trapping and hole-induced detrapping in GaN-based GITs and HD-GITs[J]. IEEE Transactions on Electron Devices, 2019, 66(1): 337-342.

[14] Li Rui, Wu Xinke, Yang Shu, et al. Dynamic on-state resistance test and evaluation of GaN power devices under hard- and soft-switching conditions by double and multiple pulses[J]. IEEE Transactions on Power Electronics, 2019, 34(2): 1044-1053.

[15] Martínez P J, Miaja P F, Maset E, et al. A test circuit for GaN HEMTs dynamicONcharacterization in power electronics applications[J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2019, 7(3): 1456-1464.

[16] Li Yuan, Zhao Yuanfu, Huang A Q, et al. Evaluation and analysis of temperature-dependent dynamicDS,ONof GaN power devices considering high- frequency operation[J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2020, 8(1): 111-123.

[17] Cai Yichen, Forsyth A J, Todd R. Impact of GaN HEMT dynamic on-state resistance on converter performance[C]//2017 IEEE Applied Power Elec- tronics Conference and Exposition (APEC), Tampa, FL, 2017: 1689-1694.

[18] Chang C Y, Li Yichen, Ren Kailin, et al. An AlGaN/GaN high electron mobility transistor with a built-in light emitter using radiative recombination of two-dimensional electron gas and holes[J]. IEEE Journal of the Electron Devices Society, 2020, 8: 346-349.

[19] 梁美, 李艷, 鄭瓊林, 等. 高速 SiC MOSFET開關特性的測試方法[J]. 電工技術學報, 2017, 32(14): 87-95.

Liang Mei, Li Yan, Zheng Qionglin, et al. Test method for switching performance of high speed SiC MOSFET[J]. Transactions of China Electrotechnical Society, 2017, 32(14): 87-95.

[20] 閆琪, 李艷, 王路. 基于GaN器件的雙Buck逆變器共模與損耗[J]. 電工技術學報, 2017, 32(20): 133- 141.

Yan Qi, Li Yan, Wang Lu. The common-mode characteristics and loss of dual Buck grid-connected inverter based on GaN devices[J]. Transactions of China Electrotechnical Society, 2017, 32(20): 133-141.

[21] 何杰, 劉鈺山, 畢大強, 等. 電壓探頭對寬禁帶器件高頻暫態電壓精確測量的影響[J]. 電工技術學報, 2021, 36(2): 362-372.

He Jie, Liu Yushan, Bi Daqiang, et al. Impacts of voltage probes for accurate measurement of high- frequency transient voltage of wide-bandgap devices[J]. Transactions of China Electrotechnical Society, 2021, 36(2): 362-372.

[22] Badawi N, Dieckerhoff S. A new method for dynamic RON extraction of GaN power HEMTs[C]//Pro- ceedings of PCIM Europe 2015; International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management, Nuremberg, Germany, 2015: 1-6.

Accurate Measurement of Dynamic on-Resistance of GaN Devices and Affecting Factor Analysis

（School of Electrical Engineering Beijing Jiaotong University Beijing 100044 China）

Compared with traditional Si devices, GaN devices have the advantages of high voltage and high temperature resistance, small on-resistance and low switching loss. However, the dynamic on-resistance of GaN devices has become the main reliability problem that limits their large-scale application. Based on the affecting factor analysis of the dynamic on-resistance, this paper proposes a comprehensive test platform and test method. The dynamic on-resistance under several affecting factors of three GaN devices with same voltage/current level and different structures is tested. The proportion of affecting factors and the change of dynamic on-resistance are analyzed. The mechanism analysis is verified by being compared with experimental results. Finally, the application methods of GaN devices with low dynamic on-resistance are given. The proposed test platform covers most of the affecting factors of dynamic on-resistance in practical applications. The experimental results show that the dynamic on-resistance characteristics and the dominant affecting factors are different with different device structures. Optimizing the dynamic on-resistance from the application level can effectively reduce the conduction loss.

GaN devices, current collapse effect, dynamic on-resistance, accurate test, optimized application method

10.19595/j.cnki.1000-6753.tces.211710

TM46; TN30

國家自然科學基金面上資助項目（51877007）。

2021-10-28

2021-12-12

趙方瑋 女，1995年生，博士研究生，研究方向為GaN功率器件精確測試及應用。E-mail: zhaofangwei@bjtu.edu.cn

李 艷 女，1977年生，教授，博士生導師，研究方向為電力電子高頻變換器、寬禁帶半導體器件應用。E-mail: liyan@bjtu.edu.cn（通信作者）

（編輯 陳 誠）