基于DB-PAM4 的高速SerDes 自適應均衡器設計

王和明 ,王 正 ,呂方旭, ,吳苗苗 ,陸德超

(1.空軍工程大學 防空反導學院,陜西 西安 710000;2.國防科技大學 計算機學院,湖南 長沙 410073)

近年來,由于大數據、物聯網、5G 通信的飛速發展,人們對于高速傳輸數據的需求越來越大。而數據傳輸速率越高,對于高速串行鏈路的挑戰越大,高速串行通信鏈路之間的有限帶寬信道成為制約數據傳輸速率的瓶頸[1]。均衡器作為SerDes(SERializer/DESerializer)系統中接收機的核心模塊,其對信道補償能力的大小決定著整個SerDes 收發系統的性能。

由于趨膚效應、介質損耗的影響,使得信道整體呈低通特性,信號經過信道后高頻衰減和低頻衰減不一致,當數據傳輸速率達到112 Gb/s 時,高頻部分的嚴重衰減會導致信號質量急劇下降,產生較大的碼間干擾,誤碼率急劇增加。為了解決信道衰減引起的碼間干擾問題,恢復原始數據,均衡器被廣泛應用于高速串行鏈路中。此外,溫度變化、信道長度等因素的影響也會造成不同程度的信道損耗,為了增加均衡器的適應性,需要實現自適應均衡。

為了實現數據的高速傳輸,已經提出了多種自適應均衡算法。其中最傳統的做法是發射端直接發送PAM4 信號[2-3],利用接收端多級固定的CTLE 電路和多抽頭的自適應均衡器進行調節。但是隨著數據傳輸速率越來越高,對均衡強度的要求也越來越高,導致傳統做法中抽頭數量也越來越多。Saber 等[4]提出了一種DB-PAM4 信號的傳輸方式,發射端直接產生DBPAM4 信號用于傳輸,DB-PAM4 信號所需的帶寬是PAM4 信號所需帶寬的一半,因此對于接收端均衡有一定的改善,但其信號相較于PAM4 信號有-6.3 dB的裕度損失,因此該方式只適用于信道損失較小的光通信中。在接收端,Saber 等[4]的設計只采用了FFE進行自適應均衡,抽頭系數多達131 個。Im 等[5]設計了一款112 Gb/s PAM4 長程收發器,當信道損耗大于37.5 dB 時依然能進行有效均衡。但是其在發射端采用四分之一前饋均衡器(FFE)進行預均衡,接收端采用兩級CTLE 來均衡輸入信號,ADC 采樣后輸入31抽頭的FFE 和1 抽頭的DFE 進行數字均衡。整體的均衡方式太過復雜,不同種類均衡器之間沒有相互配合。

為了實現接收端較低的均衡強度同時減小信號的帶寬,本文提出了一種新的DB-PAM4 產生方式和聯合自適應算法。DB-PAM4 信號不在發射端直接產生,而是利用信道本身的滾降特性再經過自適應CTLE 和FFE 的調節產生類似于雙二進制處理的效果。同時,聯合自適應算法能夠充分利用不同均衡器的優勢實現信號的可靠還原;發射端的預編碼使得信道引入的碼間干擾可控,避免了差錯傳遞,保證了算法收斂的可靠性;16 抽頭的FFE 和1 抽頭的DFE,使得在電路實現時整體功耗較低。仿真結果顯示,在112 Gb/s 的數據傳輸速率下更換不同長度、不同損耗的信道,該算法均能實現雙二進制處理且均衡效果顯著。

1 基本原理

25 cm,40 cm 和70 cm 長背板信道的實測幅頻特性曲線如圖1 所示。在112 Gb/s 的傳輸速率下,使用PAM4 信號調制方式其半波特率衰減至少達到-21 dB以上,所引起的碼間串擾會使得誤碼率急劇增加[6],采用傳統的均衡器很難均衡如此大的信道衰減。

圖1 不同信道的S21傳輸函數Fig.1 S21 transfer function of different channel

圖2 給出了在25 cm 長背板信道下,發射端在一定的電源噪聲下發送112 Gb/s 的PAM4 信號,經過此信道后,由于嚴重的碼間干擾,接收端已經無法采集出有效的信號。

圖2 經過信道前后數據的波形Fig.2 Waveform of data before and after passing through channel

自適應均衡器的主要作用是在保持信號群延時基本不變的情況下補償信道的高頻衰減,使得在信號的Nyquist 帶寬范圍內保持信道的理想性。在實際電路中,很難保持28 GHz 帶寬的信道維持全通特性,因此使用雙二進制(DouBinary)調制方式來減小信號所需帶寬就顯得至關重要[7]。

1.1 DB-PAM4 信號的產生

圖3 給出了DB-PAM4 產生的線性模型,為了將兩個相鄰不相關的PAM4 碼元變成相關的七電平DBPAM4 信號,減小信號在傳輸過程中的差錯傳遞,保證接收端信號的準確性,要對原始的PAM4 信號進行預處理[8]。預編碼方式為:

圖3 DB-PAM4 信號的產生原理Fig.3 Principle of DB-PAM4 signal generation

式中:bk是預編碼后的信號;ak是原始的PAM4 信號。預編碼過后的信號依然屬于PAM4 類型信號,其對應的功率譜密度如圖4(a)所示。各個電平信號的概率密度不發生變化。在此信號基礎上進行雙二進制編碼,可生成DB-PAM4 信號。編碼方式為:

在接收端,傳輸來的DB-PAM4 信號進行模4 運算就能正確解碼出PAM4 信號。保持了收發信號的準確。解碼方式是:

雙二進制編碼將兩個相鄰的碼元相關聯,人為引入了可控的碼間干擾[10],使得利用信道的雙二進制處理成為可能。如圖3 所示,預編碼對應的z域表達式為:

其中的雙二進制處理對應的z域傳遞函數為:

其對應在頻域的傳遞函數為:

式中:Tb為符號周期;1/2 為衰減因子,用于平衡輸出端總功率。

預編碼后的PAM4 信號再經過雙二進制處理后的功率譜密度為:

但在實際電路中,由于信道是低通的,無法滿足在無限的頻帶范圍內保持雙二進制處理的頻譜方式,如圖4(b)所示的DB 處理方式。由公式(8)可知,當只利用雙二進制處理主瓣時依舊能保持原始信號中91.2%的能量,且在接收端能夠產生DB-PAM4 信號,如圖4(c)的虛線框所示部分。基于此,在使用均衡器對信道進行處理時,只需保證在28 GHz 的范圍內擬合雙二進制處理的過程,無需對整個頻帶內做處理,圖4(b)實線框給出了這種處理方式的具體形式。這種處理方式極大地增強了對于信道帶寬的利用率,減小了所需的均衡強度。

圖4 DB-PAM4 的產生方式Fig.4 DB-PAM4 generation method

圖3 給出了PAM4 信號轉換為DB-PAM4 信號的線性模型,將兩個不相關的碼元變成了相關的7 電平信號,人為在兩個碼元間引入了可控的碼間串擾(Intersymbol Interference,ISI)。雖然電平有7 個,但由公式(2)可知,DB-PAM4 的信號具有相關性。其信號序列中不可能產生{-1,1/3}、{-1,1} 等等這類大的電平跳變。該處理方式保證了接收端正確解碼的同時,將原有信號各個電平出現概率進行了重新分配。PAM4 信號中,{00,01,10,11} 產生的概率是均等的1/4。而DB-PAM4 中信號{000,001,010,011,100,101,110} 出現的概率分別為{1/16,1/8,3/16,1/4,3/16,1/8,1/16},這使得大部分信號都處于共模電平附近,相當于將原來的PAM4 信號“擠壓” 到直流處,為DB-PAM4 信號的傳輸提供了極大的優勢[10]。

1.2 基于均衡器產生DB-PAM4 原理

圖3 展示了在PCB 背板信道中DB-PAM4 的產生方式。在電路中,高速的預編碼信號經過信道傳輸后,在接收端使用自適應的CTLE 和FFE 處理,使得整體的傳遞函數接近于H1(f)的第一瓣,如圖4(b)所示。用這種方式產生DB-PAM4 信號吸收了大量的信道損耗,降低了接收端的均衡強度,使得數字均衡器的抽頭減少成為可能,后續DFE 只需要少量抽頭就可實現信道均衡。

CTLE 屬于線性均衡器[11],能夠補償特定頻率的高頻衰減。在低頻處以常數項進行衰減,高頻處進行增益,作用剛好與信道特性互補。本文中所使用的CTLE 電路如圖5 所示。其傳輸函數為:

圖5 Rs可調的CTLE 電路Fig.5 CTLE circuit with adjustable Rs

式中:gm是放大器的跨導;CL是負載電容;RL是負載電阻;Cs是退化電容;Rs是退化電阻。可以得到CTLE 的直流增益和峰值增益分別為和gmRL。增大退化電阻Rs,CTLE 的直流增益降低,與高頻增益的差值越大,均衡效果越強;減小退化電阻Rs,直流增益越大,均衡強度越弱。在本文中,當發射機發射112 Gb/s 的Pre-PAM4 信號時,如圖4(b)所示,要保證對信道的DB 處理,峰值頻率不應小于14 GHz,否則無法使均衡后的信道頻率特性擬合DB 的頻率特性;均衡峰值頻率越大,對不同信道的適應性越強。因此在本文中CTLE 的均衡點頻率在20 GHz 左右,能同時適應不同信道且對CTLE 的要求不是很高。在頻率固定時,對于不同長度的背板信道,通過改變直流增益調節信道使其適應DB 處理就可以初步得到DB-PAM4 信號。

FFE 的作用基本上類似于有限脈沖響應(Finite Impulse Response,FIR)濾波器,它是利用波形本身來校正接收到的信號,能夠處理前項和后項的碼間干擾。FFE 的輸出信號y(n)與輸入信號x(n)的表達式為:

式中:ci(n)是FFE 的抽頭系數。FFE 的結構如圖6 所示。輸入信號x(n)經過一系列延遲之后,分別與抽頭系數ci(n)相乘,最后經過求和輸出。

圖6 FFE 結構Fig.6 FFE structure

DFE 是一種非線性均衡器,由反饋濾波器和判決器(Slicer)組成,可以消除當前碼元對后續碼元的ISI,對于信道的反射和波動有較好的補償作用。但是DFE在同抽頭數量下功耗比FFE 大。本文只采用一抽頭的DFE 作為均衡,用以減少誤差信號。

DFE 的結構如圖7 所示,判決器的判決值經過反饋濾波器后,與輸入信號作差,直接從輸入信號中消除ISI,然后信號從Slicer 的前面輸出,輸出信號可表示為:

圖7 DFE 結構Fig.7 DFE structure

式中:w1,w2,…,wn是DFE 的抽頭系數。

2 協同自適應均衡算法

傳統的LMS 算法通常只針對單一的均衡器進行自適應調節,這種調節方式保證了算法收斂的準確性,但采用單一均衡器的抽頭數量就會大大增加,無法發揮多種均衡器協同的優勢[13],而固定的收斂步長使得算法收斂速度十分緩慢,而且為了保持信號的準確傳輸往往需要訓練序列。史航等[14]提出了一種變步長的LMS 算法,該算法雖然解決了傳統自適應算法收斂速度緩慢的問題,但是算法整體過于復雜,不適合使用數字電路實現,本文僅用其算法預估聯合自適應仿真中的步長大小。其算法公式為:

式中:μ(n)是適應算法的步長;e(n)為FFE 輸出值與理想信號的誤差。

在改進的變步長LMS 算法[14]和傳統的基于單一濾波器的LMS 基礎上,本文提出了一種協同自適應均衡算法(Co-LMS),其采用CTLE、FFE 和DFE 協同工作,利用不同均衡器的優點共同解決接收端信號質量差的問題。多種均衡器相互協同的方式使得算法快速收斂的同時也讓自適應算法有較強的魯棒性,在整體上利于數字電路的實現。即使將步長μ設置得較大,DFE 均衡器的強判決也能夠使得抽頭系數收斂于LMS算法維納最優解附近,算法整體的收斂速度大大提升而不會遺漏關鍵信息。

算法原理如圖8 所示。其中,用DFE 的判決值作為理想信號,與DFE 輸出之差作為整個算法的誤差來源。DFE 的輸出接近于理想信號且同時帶有信道的特性,作為自適應調節信號的輸入,能夠保證誤差信號的相對平穩,利于抽頭系數收斂。Slicer 判決為一種強均衡,將DFE 輸出數據符號化,避免了噪聲引入的誤差,在誤碼率較低情況下,能夠代替外部的訓練序列,提高信號的傳輸效率,但如果一開始誤碼率較高,抽頭系數就會朝著錯誤的方向收斂。為了保證輸出信號的準確性,就要保證CTLE 的退化電阻Rs和FFE 的抽頭系數快速達到穩定。因為Co-LMS 算法只需要將一種類型的均衡器在特定信道中達到最優解,即可保證算法整體的魯棒性。故本文將協同自適應均衡算法的收斂期望定在DFE 上,使DFE 抽頭系數在穩定時達到維納最優解,而FFE 的抽頭系數只需要在其維納最優解附近就不會影響接收端信號準確性。基于此,FFE以較大的步長μ來提高算法收斂的速度,DFE 以較小的步長μ來減小誤差,保證輸出的準確性。改進后的算法公式為:

式中:z(n)為DFE 的輸出;y(n)為FFE 的輸出值;W(n)為DFE 的抽頭系數值。由式(13)可知,抽頭系數越多,能夠處理的碼間干擾位數越多,相應地功耗和算法復雜度也會增加。DFE 只能消除碼間干擾的后標分量,其功能與FFE 相重疊,且作為Co-LMS 算法的最優解本身制約較多。本文使用DFE 主要用于改善信道畸變和信號反射問題,減小算法的剩余誤差,1 抽頭的DFE 就可滿足功能需求。為了平衡功耗和均衡強度,本文采用了16 抽頭的FFE 和1 抽頭的DFE 進行數字均衡。

3 仿真驗證

為了對算法進行驗證,在MATLAB 中建立了如圖3 所示的收發機系統。包括發射機、接收機、信道和譯碼器。

發射機輸出眼圖如圖9(a)所示,發射機產生預編碼之后的pre-PAM4(bk)信號,其速率為112 Gb/s,經過抖動時鐘采樣后形成波形輸出,其電源噪聲方差為0.03。如圖9(b)所示,經過信道后,信號幅度降低,眼圖完全閉合。利用該收發器模型,先進行變步長算法的仿真分析,將圖8 中的CTLE 固定,進行32抽頭的FFE 仿真,無DFE 均衡器。得出的剩余誤差和步長關系如圖10 所示。

圖8 協同最小均方算法原理Fig.8 Principle of Co-LMS algorithm

圖9 經過信道前后眼圖Fig.9 Eye diagram before and after passing through the channel

圖10 變步長算法的誤差與步長關系Fig.10 Relation between error and step size of variable step size algorithm

由圖10 可知,最大誤差為0.0985,最小誤差為0.0013,步長范圍是[0.052,0.042]。接下來對協同自適應均衡器進行行為級仿真,在Matlab 中搭建的行為級仿真模型如圖8 所示,仿真的數據長度為10000個UI(單位時間間隔),以變步長FFE 所得步長分析為參考,FFE 步長取變步長的最大值以保證收斂速度,DFE 取誤差最小值左右用以減小系統穩定時的剩余誤差。CTLE 的步長由CTLE 電阻陣列所決定。故聯合自適應算法中CTLE、FFE 和DFE 的迭代步長分別取0.15,0.05 和0.005,CTLE 的初值設置為0.3,峰值頻率值設定在20 GHz。在不同信道下CTLE 收斂曲線如圖11(a)所示。可以看出,在不同尺寸信道中該算法依然能夠很好地收斂,算法的魯棒性較強。在70 cm 長的背板信道中,收斂后的CTLE 系數保持在0.78左右,所調整得到的Rs電阻值為670 Ω。如圖11(b)所示,以70 cm 背板信道為例,經過CTLE 和VGA 的調節,處理后信道初步滿足了DB 處理的功能。

圖11 經過信道后算法的自適應調節過程Fig.11 Adaptive adjustment process of the algorithm after channel

FFE 是協助CTLE 產生DB 效果的重要工具,經過800UI 的迭代,FFE 快速收斂,DB-PAM4 的產生引入可控的前項碼間干擾,因此設計FFE 要弱化其消除前向干擾的能力。7 個前饋抽頭,1 個主抽頭和8 個后項抽頭,用于解決DB-PAM4 的拖尾。16 個抽頭系數分別為 [-0.0053;0.0040;-0.0075;0.0005;0.0059;0.0235;0.0075;1.4817;0.0130;0.0794;0.0225;0.1287;0.0319;-0.1475;0.0381;-0.1362],其中第8 個抽頭是主抽頭。DFE 的抽頭系數穩定后為0.29,能夠較好地完成后項碼元的均衡和減小系統誤差。最終輸出數據的眼圖如圖11(c)所示,6 個眼睛能夠明顯張開,產生7 電平的DB-PAM4 信號。聯合自適應算法與變步長算法剩余對比如圖11(d)所示,在112 Gb/s 的數據速率下,聯合自適應算法1500 個UI后達到穩定,收斂的時間小于27 ns,系統穩定后,剩余誤差為0.02 V 左右。變步長算法采用固定的CTLE和自適應的FFE 均衡器,在2000 個UI 處接近收斂,剩余誤差為0.02 V,兩者穩定后的誤碼率均為0。與變步長算法相比,聯合自適應算法收斂速度更快,且在算法設計上更加簡單。

將聯合自適應算法所設計的均衡器與其他文獻提出的不同算法的均衡器相比較,結果如表1 所示。Saber 等[4]和Zuo 等[16]提出的設計均采用DB-PAM4的傳輸方式,由于采用光纖通信,信道損耗小,單種多抽頭的自適應均衡器就可完成信號處理,對于均衡的難度不是很大。Lacroix 等[15]和Zuo 等[16]兩篇文獻均采用PAM4/DB-PAM4 雙模接收機構架,但Lacroix等[15]提出的各種均衡器之間相互獨立,均衡復雜。Im等[5]提出的設計采用PAM4 信號,但其采用的多種均衡器均由外部的FPGA 模塊驅動,自適應處理復雜。本文所采用的聯合自適應算法在較大的信道損耗下處理同速率數據所需抽頭數更少,充分體現了聯合自適應算法的優越性。

表1 本文與其他文獻對比Tab.1 Comparison of this article with other documents

4 結論

本文設計了一個基于背板信道的DB-PAM4 自適應均衡器。該技術利用DB-PAM4 的相關碼元優勢,在信道傳輸時引入可控的碼間干擾。相較于傳統信號傳輸方式,DB-PAM4 的產生能夠吸收信道損耗,減少所需的信道帶寬,降低均衡強度。自適應的CTLE和FFE 能夠根據信道變化自動調節均衡強度,以適應對應的DB 處理功能。聯合自適應算法使用DFE 的判決輸出作為理想信號,不需要傳統算法的訓練序列,減少了算法的復雜度,提高了信號的傳輸效率。CTLE、FFE 和DFE 相配合,加快了收斂速度,提升了輸出信號質量。仿真結果顯示,在112 Gb/s 的數據速率下更換不同損耗的信道,該自適應均衡器均能起到顯著的均衡效果。與傳統的自適應均衡器算法和變步長算法相比,該算法下所需的均衡強度大大降低,均衡器的抽頭數量更少,更利于數字電路實現和降低功耗。在今后傳輸速率進一步提升時優勢更加明顯。