施密特觸發器環形振蕩器電路設計

譚傳武

湖南鐵道職業技術學院/電務學院，湖南 株洲 412001

0 引言

穩定精準的頻率源是電子設備不可或缺的一部分，振蕩器在物聯網、人工智能、無線通信等領域扮演著重要的角色[1]。科技不斷進步使得系統對振蕩器頻率和穩定性要求越來越高，市場上已有壓控振蕩器（VCXO）、溫度補償晶體振蕩器（TCXO）等穩定的頻率源，但這類振蕩器結構復雜且成本高，其廣泛應用會導致信息化成本提高；環形振蕩器因結構簡單應用較廣泛，且有占用版圖面積小、振蕩頻率高、調諧范圍大等優勢。

傳統的環形振蕩器因相位噪聲性能較差，使得在高速傳輸中受限，研究者們針對環形振蕩器相位噪聲改進進行了廣泛研究：華南理工大學的姚若河教授提出一種由主路徑、輔助路徑以及有源反饋構成的差分延遲單元，當滿足噪聲消除條件時，其噪聲電壓相互抵消，從而減小差分輸出端的噪聲電壓，該方法將傳統的三級振蕩減少為兩級，減少了振蕩源的數目，但噪聲消除的條件很難滿足；余龍飛采用數字電路校準的方法設計了一種低功耗的動態泄漏電流抑制環形振蕩器，但校準電路功耗過大時頻率輸出不穩定。

本文改進了環形振蕩器的基本結構，設計了較高性能的施密特觸發器，該觸發器能凈化環形振蕩器中由于電源及溫度引起的各類噪聲，選用五級反相器級聯涉及電路延遲和波形整形，最終能獲得穩定的振蕩波形，輸出頻率隨電源電壓和溫度變化影響小。

1 環形振蕩器的工作原理

1.1 負反饋系統

電路完成振蕩需滿足巴克豪森準則，電路達到平衡狀態后，會因電源電壓、溫度等及元件內部噪聲引起振蕩，其工作原理如圖1所示。

圖1 負反饋系統

1.2 傳統環形振蕩器架構

傳統的結構簡單，一般由多級反相器首尾相連組成，單級的反相器只能提供1800的相差，傳統的環形振蕩器一般有3個反相器串聯組成，如圖2所示。

圖2 多級環形振蕩器架構

假如單個反向器延遲時間相同都為T，可得出圖2中電路的振蕩周期為6T，推理可得N級反相器的頻率為：

1.3 施密特觸發器的特性

施密特觸發器的高低電平轉換時有遲滯區域，傳輸特性如圖3所示。

圖3 施密特觸發器的轉移特性

圖4 施密特觸發器的輸入和相應的輸出

施密特觸發器的特性能滿足電路噪聲的凈化，因此在改進的電路中起著重要作用。

2 環形振蕩器的設計

2.1 反相器設計

環形振蕩器由奇數個反相器級聯組成。每一級掛載電容C調整電路的時延。其反相器設計如圖5所示。

圖5 反相器電路

當電路給電容C1充電時，反相器的上拉PMOS管處于飽和導通狀態，其飽和電流為：

將Idsp代入，整理可得：

采用同樣的方法，可以得到電路中電容 1C通過NMOS管放電時的下降沿時間為：

若N級門相同，可計算振蕩周期T為：

2.2 施密特觸發器的設計

施密特觸發器的設計電路如圖6所示。其工作原理分兩部分來分析：當VOUT輸出為低時，則PMOS管M6導通且NMOS管M3截止，施密特觸發器的傳輸特性分析只考慮PMOS管部分；如VOUT初始狀態為高則主要只考慮NMOS管部分。

圖6 施密特觸發器的電路圖

圖7 計算施密特觸發器VSPH的電路

通常要求M2管與M3管的跨導比大于5倍以上。由于M2管用作開關，因此設計尺寸教M1管和M3管大。

可以用同樣的分析方法得到下式，并由下式求出低轉換點電壓VSPL：

定義M1管、M2管、M4管和M5管的等效數字電阻分別為 1nR、Rn2、Rn4和Rn5，忽略電路輸出電容，施密特觸發器傳輸時延的計算如下：

2.3 改進的環形振蕩器電路

改進的環形振蕩器電路如圖8所示，圖8中反相器的傳輸延時為tp，輸出由低到高的傳輸延遲為tPLH，輸出由高到低的傳輸延遲為tPHL，上升時間為tr，下降時間為tf。振蕩成立的條件是2Ntp>>tf+tr，信號通過整個回路的傳輸延時為一個周期，振蕩周期為 T=2×tp×N，其中N為環路內反相器的個數。反相器的傳輸延時tp可以表示為：

圖8 改進后的振蕩電路

通過改變反相器的級數或延遲時間可調整輸出頻率，振蕩器的前四級為電路產生延遲，第五級提供相位反向和波形整形，施密特觸發器可對振蕩波形進行整形，并可增加電路的抗干擾性能。

3 電路仿真

采用的CSMC 0.6μm CMOS N-well工藝庫，在30℃下使用Hspice對電路進行仿真，調節電容和MOS管尺寸可調整振蕩頻率，環形振蕩器起振波形如圖9所示。

從圖9可知電路起振時間不到400us，起振時間快。通過式（8）可得電路的振蕩頻率，電路的輸出頻率如圖10所示，信號的周期為1.67us，推算振蕩頻率為599kHz，誤差1kHz。

圖9 環形振蕩器起振波形

圖10中輸出信號并不是方波，而不能作為電源管理芯片中時鐘信號，須用施密特觸發器完成整形，對施密特觸發器的傳輸特性仿真，結果如圖11所示。

圖10 環形振蕩器輸出頻率

從圖11中可以看出，輸入電壓從0到5V變化時，施密特觸發器的VSPH為4.1V，VSPL為1.0V。

圖11 施密特觸發器傳輸特性

施密特觸發器整形后的輸出波形的上升時間、下降時間、振蕩頻率如圖12所示。

圖12中電路的上升時間3.96ns，下降時間1.40ns，周期1.69us，計算可得振蕩頻率為599kHz，將此電路集成到電源芯片中，能夠滿足設計指標。

圖12 施密特觸發器整形后輸出波形

4 結語

本文采用CSMC的CMOS工藝改進了環形振蕩器電路，從電路的多級結構、頻率調整參數、施密特觸發器設計等方面闡述了環形振蕩器的原理，設計了五級反相器級聯的結構，調整了施密特觸發器的傳輸特性，改進了環形振蕩器的結構，仿真結果表明，該電路結構具有較快的起振速度，能輸出穩定的頻率，能滿足電源管理芯片所需的開關頻率，與同類型的振蕩電路相比，具有結構簡單、穩定性高的優點，具有較好的實用價值。